ID บทความ: 000084603 ประเภทข้อมูล: การแก้ไขปัญหา การตรวจสอบครั้งล่าสุด: 05/01/2015

ทําไมซอฟต์แวร์ Quartus II จึงผสานรวมตัวรับส่งสัญญาณโดยอัตโนมัติ Avalonอินเทอร์เฟซที่แมปหน่วยความจําของ CDR/CMU PLL และช่องสัญญาณเฉพาะ TX ของอุปกรณ์ Arria 10

สิ่งแวดล้อม

BUILT IN - ARTICLE INTRO SECOND COMPONENT
คำอธิบาย ซอฟต์แวร์ Quartus® II ไม่รองรับตัวรับส่งสัญญาณ Avalon®อินเทอร์เฟซแมปหน่วยความจําอัตโนมัติในการผสานรวมอุปกรณ์ Arria® 10 คุณอาจพบข้อผิดพลาดที่พอดีหากการออกแบบของคุณมี CDR/CMU PLL และช่องสัญญาณ TX เท่านั้น ซึ่งสามารถผสานและวางไว้ในช่องสัญญาณตัวรับส่งสัญญาณช่องเดียว ตามค่าเริ่มต้น แล้ว CDR/CMU PLL และช่องสัญญาณ TX เท่านั้นจะได้รับการแมปกับช่องสัญญาณตัวรับส่งสัญญาณที่แตกต่างกันสองช่อง
ความละเอียด

หากต้องการแก้ไขปัญหานี้ ให้เพิ่มการบ้านต่อไปนี้ไปยังไฟล์การตั้งค่า Quartus II (.qsf):

set_instance_assignment -name XCVR_RECONFIG_GROUP MERGE_TX_CDR_PLL -to "TX_Serial_Pin_Name"
set_instance_assignment -name XCVR_RECONFIG_GROUP MERGE_TX_CDR_PLL -to " |altera_xcvr_cdr_pll_a10:xcvr_cdr_pll_a10_0|twentynm_xcvr_avmm:inst_twentynm_xcvr_avmm|avmm_atom_insts[0].twentynm_hssi_avmm_if_inst"

set_instance_assignment -name XCVR_RECONFIG_GROUP MERGE_TX_ CDR_PLL -to " |*"

ผลิตภัณฑ์ที่เกี่ยวข้อง

บทความนี้จะนำไปใช้กับ 3 ผลิตภัณฑ์

Intel® Arria® 10 GT FPGA
Intel® Arria® 10 GX FPGA
Intel® Arria® 10 SX SoC FPGA

ต้องการความช่วยเหลือเพิ่มเติมหรือไม่?

ติดต่อฝ่ายสนับสนุน

คำประกาศสิทธิ์

1

การโพสต์และการใช้เนื้อหาในเว็บไซต์นี้ทั้งหมดอยู่ภายใต้ข้อกำหนดการใช้งานของ Intel.com

เนื้อหาในหน้านี้เป็นการผสมผสานระหว่างการแปลเนื้อหาต้นฉบับภาษาอังกฤษโดยมนุษย์และคอมพิวเตอร์ เนื้อหานี้จัดทำขึ้นเพื่อความสะดวกของคุณและเพื่อเป็นข้อมูลทั่วไปเท่านั้นและไม่ควรอ้างอิงว่าสมบูรณ์หรือถูกต้อง หากมีความขัดแย้งใด ๆ ระหว่างเวอร์ชันภาษาอังกฤษของหน้านี้กับคำแปล เวอร์ชันภาษาอังกฤษจะมีผลเหนือกว่าและควบคุม ดูเวอร์ชันภาษาอังกฤษของหน้านี้