ID บทความ: 000084603 ประเภทข้อมูล: การแก้ไขปัญหา การตรวจสอบครั้งล่าสุด: 05/01/2015

ทําไมซอฟต์แวร์ Quartus® II ไม่สามารถรวมตัวรับส่งสัญญาณ Avalon อินเทอร์เฟซที่แมปหน่วยความจําของ CDR/CMU PLL และช่อง TX เท่านั้นของอุปกรณ์ Intel® Arria® 10 ได้โดยอัตโนมัติ

สิ่งแวดล้อม

BUILT IN - ARTICLE INTRO SECOND COMPONENT
คำอธิบาย

ซอฟต์แวร์ Quartus® II ไม่รองรับตัวรับส่งสัญญาณ Avalon®การผสานอินเทอร์เฟซหน่วยความจําที่แมปอัตโนมัติในอุปกรณ์ Intel® Arria® 10 คุณอาจพบข้อผิดพลาด fitter หากการออกแบบของคุณมี CDR/CMU PLL และช่องสัญญาณ TX-only ซึ่งสามารถผสานและวางลงในช่องตัวรับส่งสัญญาณช่องเดียว โดยค่าเริ่มต้น จะมีการแมปช่องสัญญาณ CDR/CMU PLL และช่องสัญญาณ TX-only กับสองช่องตัวรับส่งสัญญาณที่แตกต่างกัน

ความละเอียด

เพื่อหลีกเลี่ยงปัญหานี้ เพิ่มการมอบหมายต่อไปนี้ไปยังไฟล์การตั้งค่า Quartus® II (.qsf):

set_instance_assignment -ชื่อ XCVR_RECONFIG_GROUP MERGE_TX_CDR_PLL -to "TX_Serial_Pin_Name"
ชื่อ XCVR_RECONFIG_GROUP MERGE_TX_CDR_PLL -to " <CDR/CMU PLL set_instance_assignment ชื่อชุดรูปแบบ>|altera_xcvr_cdr_pll_a10:xcvr_cdr_pll_a10_0|twentynm_xcvr_avmm:inst_twentynm_xcvr_avmm|avmm_atom_insts[0].twentynm_hssi_avmm_if_inst"

ชื่อ XCVR_RECONFIG_GROUP MERGE_TX_ CDR_PLL -to " <CDR/CMU PLL >|*" set_instance_assignment

ผลิตภัณฑ์ที่เกี่ยวข้อง

บทความนี้จะนำไปใช้กับ 3 ผลิตภัณฑ์

Intel® Arria® 10 GT FPGA
Intel® Arria® 10 GX FPGA
Intel® Arria® 10 SX SoC FPGA

เนื้อหาในหน้านี้เป็นการผสมผสานระหว่างการแปลเนื้อหาต้นฉบับภาษาอังกฤษโดยมนุษย์และคอมพิวเตอร์ เนื้อหานี้จัดทำขึ้นเพื่อความสะดวกของคุณและเพื่อเป็นข้อมูลทั่วไปเท่านั้นและไม่ควรอ้างอิงว่าสมบูรณ์หรือถูกต้อง หากมีความขัดแย้งใด ๆ ระหว่างเวอร์ชันภาษาอังกฤษของหน้านี้กับคำแปล เวอร์ชันภาษาอังกฤษจะมีผลเหนือกว่าและควบคุม ดูเวอร์ชันภาษาอังกฤษของหน้านี้