ID บทความ: 000084595 ประเภทข้อมูล: การแก้ไขปัญหา การตรวจสอบครั้งล่าสุด: 08/02/2013

ข้อผิดพลาดอย่างละเอียดอาจเกิดขึ้นเมื่อใช้ NC-Sim ในการจําลองการทํางาน VHDL ที่พอดีกับการออกแบบที่มุ่งเป้าไปที่อุปกรณ์ Stratix V

สิ่งแวดล้อม

    Intel® Quartus® II Subscription Edition
BUILT IN - ARTICLE INTRO SECOND COMPONENT

ปัญหาสำคัญ

คำอธิบาย

หากคุณใช้ Cadence® NC-Sim เพื่อดําเนินการ การจําลองการทํางาน VHDL ที่พอดีกับโพสต์ของการออกแบบที่มุ่งเป้าเป้าที่ สมาชิกของตระกูล Stratix V และที่ใช้ RAM เป็นข้อผิดพลาดที่ละเอียด อาจเกิดขึ้นหากพารามิเตอร์การประกาศส่วนประกอบและสถาปัตยกรรม พารามิเตอร์ไม่อยู่ในลําดับ

ความละเอียด

-namemap_mixgenใช้ตัวเลือกกับncelabคําสั่ง เพื่อแนะนํา NC-Sim ให้ตรงกับพารามิเตอร์การประกาศส่วนประกอบ และพารามิเตอร์ของสถาปัตยกรรมตามชื่อ

ผลิตภัณฑ์ที่เกี่ยวข้อง

บทความนี้จะนำไปใช้กับ 1 ผลิตภัณฑ์

Stratix® V FPGA

1

เนื้อหาในหน้านี้เป็นการผสมผสานระหว่างการแปลเนื้อหาต้นฉบับภาษาอังกฤษโดยมนุษย์และคอมพิวเตอร์ เนื้อหานี้จัดทำขึ้นเพื่อความสะดวกของคุณและเพื่อเป็นข้อมูลทั่วไปเท่านั้นและไม่ควรอ้างอิงว่าสมบูรณ์หรือถูกต้อง หากมีความขัดแย้งใด ๆ ระหว่างเวอร์ชันภาษาอังกฤษของหน้านี้กับคำแปล เวอร์ชันภาษาอังกฤษจะมีผลเหนือกว่าและควบคุม ดูเวอร์ชันภาษาอังกฤษของหน้านี้