ปัญหาสำคัญ
คำอธิบาย
ในระหว่างการจําลองการออกแบบ VHDL ที่สร้างขึ้นด้วย Qsys ซึ่งรวมถึง คอร์หน่วยความจําภายนอก DDR2 หรือ DDR3 ที่มี ALTMEMPHY เวอร์ชัน 64 บิต ใน Mentor Graphics ModelSim SE 6.6d อาจออกข้อผิดพลาดร้ายแรงที่คล้ายกัน ตามรายการต่อไปนี้:
#**Note: (vsim-3812) Design is being optimized...
#**Fatal: Unexpected signal: 11.
ความละเอียด
ใช้ Mentor Graphics ModelSim SE 6.6d เวอร์ชัน 32 บิต
หรือใช้ -novopt ตัวเลือกที่มี vsim คําสั่ง