เนื่องจากปัญหาในโมเดลการจําลอง BFM ของซอฟต์แวร์ Quartus® II ทําให้สัญญาณ "h2f_rst_n" ไม่ส่งสัญญาณ "h2f_rst_n" ซึ่งทําให้เกิดพฤติกรรมการเชื่อมต่อระหว่างกันที่ไม่คาดคิดและตรรกะการเชื่อมต่อระหว่าง Platform Designer จะไม่ถูกรีเซ็ต
ปัญหานี้มีผลต่อการจําลองเท่านั้น
หากต้องการแก้ไขปัญหานี้ ให้ทําตามขั้นตอนเหล่านี้:
- ปรับเปลี่ยน พารามิเตอร์ "INITIAL_RESET_CYCLES" ในไฟล์ "submodules/<qsys-system-name>_<HPS-instance-name>_fpga_interfaces.sv" เป็นมากกว่า 0
- กําหนด นาฬิกา (f2h_axi_clk) ให้กับอินสแตนซ์ "h2f_reset_inst"
รหัสการจําลอง:
----------------
altera_avalon_reset_source #(
. ASSERT_HIGH_RESET(0),
. INITIAL_RESET_CYCLES(0) <========(1) เปลี่ยน "0" เป็น 100 เช่น INITIAL_RESET_CYCLES(100)
) h2f_reset_inst (
.reset (h2f_rst_n),
.clk(\'0) <======== (2) เปลี่ยน \'0 เป็นสัญญาณนาฬิกา เช่น .clk(f2h_axi_clk)
);
----------------
ปัญหานี้ได้รับการแก้ไขในซอฟต์แวร์ Quartus® II เวอร์ชั่น 14.0