ID บทความ: 000084514 ประเภทข้อมูล: การแก้ไขปัญหา การตรวจสอบครั้งล่าสุด: 26/01/2015

ฉันควรใช้ข้อจํากัดด้านเวลาใดสําหรับสัญญาณนาฬิกาที่สร้างขึ้นจากออสซิลเลเตอร์ภายใน MAX®10

สิ่งแวดล้อม

  • ซอฟต์แวร์ Intel® Quartus® II
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    คำอธิบาย

    คุณควรใช้หนึ่งในข้อจํากัดด้านเวลาด้านล่าง ทั้งนี้ขึ้นอยู่กับการกําหนดค่าออสซิลเลเตอร์ภายในสูงสุด®ของคุณ:

    สําหรับการตั้งค่าความถี่นาฬิกาที่ 116MHz:

    create_clock -name test -period 116MHz [get_pins -ความเข้ากันได้ {<path ไปยังมาตรฐาน>|int_osc_0|oscillator_dut|clkout}]

    สําหรับการตั้งค่าความถี่นาฬิกาที่ 55MHz:

    create_clock -name test -period 55MHz [get_pins -ความเข้ากันได้ {<path ไปยัง instancve>|int_osc_0|oscillator_dut|clkout}]

    ความละเอียด

    ข้อจํากัดนี้จะถูกเพิ่มโดยอัตโนมัติในซอฟต์แวร์ Quartus® II ในอนาคต

    ปัญหานี้ได้รับการแก้ไขในซอฟต์แวร์ Intel® Quartus® เวอร์ชั่น 15.0

    ผลิตภัณฑ์ที่เกี่ยวข้อง

    บทความนี้จะนำไปใช้กับ 1 ผลิตภัณฑ์

    Intel® MAX® 10 FPGA

    เนื้อหาในหน้านี้เป็นการผสมผสานระหว่างการแปลเนื้อหาต้นฉบับภาษาอังกฤษโดยมนุษย์และคอมพิวเตอร์ เนื้อหานี้จัดทำขึ้นเพื่อความสะดวกของคุณและเพื่อเป็นข้อมูลทั่วไปเท่านั้นและไม่ควรอ้างอิงว่าสมบูรณ์หรือถูกต้อง หากมีความขัดแย้งใด ๆ ระหว่างเวอร์ชันภาษาอังกฤษของหน้านี้กับคำแปล เวอร์ชันภาษาอังกฤษจะมีผลเหนือกว่าและควบคุม ดูเวอร์ชันภาษาอังกฤษของหน้านี้