ID บทความ: 000084412 ประเภทข้อมูล: การแก้ไขปัญหา การตรวจสอบครั้งล่าสุด: 11/09/2012

ขนาดหน้ารวมของAvalonเป็นตารางการแปลที่อยู่ PCI Express ทั้งหมดที่สามารถรองรับโดย IP Compiler สําหรับ PCI Express ใน SOPC และ Qsys คือเท่าใด

สิ่งแวดล้อม

BUILT IN - ARTICLE INTRO SECOND COMPONENT
คำอธิบาย

สําหรับการออกแบบ SOPC Builder ขนาดรวมทั้งหมดของหน้าที่อยู่ที่สามารถรองรับคือ 2 กิกะไบต์

สําหรับการออกแบบ Qsys ขนาดรวมทั้งหมดของหน้าที่อยู่ที่สามารถรองรับคือ 4 กิกะไบต์

ผลิตภัณฑ์ที่เกี่ยวข้อง

บทความนี้จะนำไปใช้กับ 1 ผลิตภัณฑ์

Stratix® IV GX FPGA

เนื้อหาในหน้านี้เป็นการผสมผสานระหว่างการแปลเนื้อหาต้นฉบับภาษาอังกฤษโดยมนุษย์และคอมพิวเตอร์ เนื้อหานี้จัดทำขึ้นเพื่อความสะดวกของคุณและเพื่อเป็นข้อมูลทั่วไปเท่านั้นและไม่ควรอ้างอิงว่าสมบูรณ์หรือถูกต้อง หากมีความขัดแย้งใด ๆ ระหว่างเวอร์ชันภาษาอังกฤษของหน้านี้กับคำแปล เวอร์ชันภาษาอังกฤษจะมีผลเหนือกว่าและควบคุม ดูเวอร์ชันภาษาอังกฤษของหน้านี้