ID บทความ: 000084389 ประเภทข้อมูล: การแก้ไขปัญหา การตรวจสอบครั้งล่าสุด: 11/09/2012

พิน PLL_[T1,T2,B1,B2]_CLKOUT0p/n บนคอลัมน์ I/O สําหรับอุปกรณ์ IV Stratixรองรับ LVDS ที่แท้จริงหรือไม่

สิ่งแวดล้อม

BUILT IN - ARTICLE INTRO SECOND COMPONENT
คำอธิบาย

ใช่ PLL_[T1,T2,B1,B2]_CLKOUT0p/n พินในStratix® อุปกรณ์ IV รองรับ LVDS ที่แท้จริงในธนาคารคอลัมน์ I/O

พิน I/O อเนกประสงค์ที่ตั้งอยู่บนคอลัมน์ I/O banks จะรองรับ LVDS แบบจําลองตามที่ระบุไว้ในคุณสมบัติ I/O ในอุปกรณ์ IV Stratix (PDF)

ผลิตภัณฑ์ที่เกี่ยวข้อง

บทความนี้จะนำไปใช้กับ 1 ผลิตภัณฑ์

Stratix® IV GX FPGA

เนื้อหาในหน้านี้เป็นการผสมผสานระหว่างการแปลเนื้อหาต้นฉบับภาษาอังกฤษโดยมนุษย์และคอมพิวเตอร์ เนื้อหานี้จัดทำขึ้นเพื่อความสะดวกของคุณและเพื่อเป็นข้อมูลทั่วไปเท่านั้นและไม่ควรอ้างอิงว่าสมบูรณ์หรือถูกต้อง หากมีความขัดแย้งใด ๆ ระหว่างเวอร์ชันภาษาอังกฤษของหน้านี้กับคำแปล เวอร์ชันภาษาอังกฤษจะมีผลเหนือกว่าและควบคุม ดูเวอร์ชันภาษาอังกฤษของหน้านี้