ปัญหาสำคัญ
คำอธิบาย
เมื่อคุณระบุเอาต์พุต VHDL สําหรับคอนโทรลเลอร์ DDR2 และ DDR3 SDRAM ด้วย UniPHY ตัวควบคุม QDR II และ QDR II SRAM พร้อม UniPHY หรือคอนโทรลเลอร์ RLDRAM II พร้อม UniPHY และพยายามจําลอง การใช้ NativeLink ทําให้ NativeLink ล้มเหลวและรายงานว่าไม่พบ ไฟล์ <design_name>.vho in ไดเรกทอรีระดับบนสุด
ความละเอียด
การแก้ไขปัญหาสําหรับปัญหานี้ไม่ได้เป็นการใช้ NativeLink สําหรับ การจําลองการออกแบบ VHDL แต่ต้องตั้งค่าการจําลองด้วยตนเองแทน