ID บทความ: 000084351 ประเภทข้อมูล: การแก้ไขปัญหา การตรวจสอบครั้งล่าสุด: 01/01/2015

มีปัญหาที่ทราบเกี่ยวกับไฟล์ mif ที่สร้างขึ้นสําหรับการกําหนดค่า PLL ใหม่สําหรับอุปกรณ์ Intel® Arria® V, Cyclone® V และ Stratix® V หรือไม่

สิ่งแวดล้อม

  • Intel® Quartus® II Subscription Edition
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    คำอธิบาย

    ได้ เมื่อใช้ Altera_PLL Megawizard เพื่อสร้างไฟล์เริ่มต้นหน่วยความจํา (.mif) สําหรับอุปกรณ์ Arria® V, Cyclone® V หรือ Stratix® V ไฟล์ที่สร้างขึ้นจะมีฟิลด์แบนด์วิดท์ข้อมูลที่ไม่ถูกต้อง

    ความละเอียด

    อัปเดตฟิลด์แบนด์วิดธ์ DATA เป็นค่าที่ถูกต้อง  ตําแหน่งของฟิลด์แสดงขึ้นในตารางที่ 7 จาก 661: การปรับใช้การกําหนดค่า PLL ใหม่แบบ Fractional ด้วย Altera PLL และ Altera PLL กําหนดค่า IP Core ใหม่ พบการตั้งค่าแบนด์วิดธ์ที่ถูกต้องโดยใช้เครื่องคํานวณการกําหนดค่า PLL ใหม่

    ผลิตภัณฑ์ที่เกี่ยวข้อง

    บทความนี้จะนำไปใช้กับ 14 ผลิตภัณฑ์

    Arria® V ST SoC FPGA
    Arria® V SX SoC FPGA
    Stratix® V E FPGA
    Cyclone® V SX SoC FPGA
    Cyclone® V E FPGA
    Stratix® V GS FPGA
    Cyclone® V ST SoC FPGA
    Arria® V GT FPGA
    Cyclone® V GX FPGA
    Arria® V GX FPGA
    Arria® V GZ FPGA
    Cyclone® V SE SoC FPGA
    Cyclone® V GT FPGA
    Stratix® V GT FPGA

    ต้องการความช่วยเหลือเพิ่มเติมหรือไม่?

    ติดต่อฝ่ายสนับสนุน

    คำประกาศสิทธิ์

    1

    การโพสต์และการใช้เนื้อหาในเว็บไซต์นี้ทั้งหมดอยู่ภายใต้ข้อกำหนดการใช้งานของ Intel.com

    เนื้อหาในหน้านี้เป็นการผสมผสานระหว่างการแปลเนื้อหาต้นฉบับภาษาอังกฤษโดยมนุษย์และคอมพิวเตอร์ เนื้อหานี้จัดทำขึ้นเพื่อความสะดวกของคุณและเพื่อเป็นข้อมูลทั่วไปเท่านั้นและไม่ควรอ้างอิงว่าสมบูรณ์หรือถูกต้อง หากมีความขัดแย้งใด ๆ ระหว่างเวอร์ชันภาษาอังกฤษของหน้านี้กับคำแปล เวอร์ชันภาษาอังกฤษจะมีผลเหนือกว่าและควบคุม ดูเวอร์ชันภาษาอังกฤษของหน้านี้