ID บทความ: 000084329 ประเภทข้อมูล: การแก้ไขปัญหา การตรวจสอบครั้งล่าสุด: 21/01/2013

มีปัญหาที่ทราบกันดีเกี่ยวกับเครื่องมือ Early Power Estimator (EPE) สําหรับอุปกรณ์ Stratix® V, Arria® V และ Cyclone® V เมื่อประเมินพลังงานนอกชิปสําหรับ I/O LVDS ที่จําลองไว้หรือไม่

สิ่งแวดล้อม

    ซอฟต์แวร์ Intel® Quartus® II
BUILT IN - ARTICLE INTRO SECOND COMPONENT
คำอธิบาย

ใช่ มีปัญหาที่ทราบกันดีเกี่ยวกับเครื่องมือ Early Power Estimator (EPE) เวอร์ชั่น 12.1 และก่อนหน้าสําหรับอุปกรณ์ Stratix® V, Arria® V และ Cyclone® V โดยที่ไม่คํานวณพลังงานนอกชิป (พลังงานที่กระจายอยู่ในเครือข่ายตัวต้านทานภายนอก) สําหรับพิน I/O ของ LVDS ที่จําลองไว้จะไม่คํานวณ

ความละเอียด

บักนี้ได้รับการแก้ไขใน EPE เวอร์ชั่น 13.0

ผลิตภัณฑ์ที่เกี่ยวข้อง

บทความนี้จะนำไปใช้กับ 16 ผลิตภัณฑ์

Acex® 1K
Arria® V GX FPGA
Arria® V GT FPGA
Cyclone® V E FPGA
Stratix® V E FPGA
Cyclone® V SE SoC FPGA
Cyclone® V SX SoC FPGA
Cyclone® V GT FPGA
Stratix® V GX FPGA
Cyclone® V GX FPGA
Stratix® V GT FPGA
Stratix® V GS FPGA
Arria® V GZ FPGA
Arria® V SX SoC FPGA
Cyclone® V ST SoC FPGA
Arria® V ST SoC FPGA

1

ต้องการความช่วยเหลือเพิ่มเติมหรือไม่?

ติดต่อฝ่ายสนับสนุน

คำประกาศสิทธิ์

1

การโพสต์และการใช้เนื้อหาในเว็บไซต์นี้ทั้งหมดอยู่ภายใต้ข้อกำหนดการใช้งานของ Intel.com

เนื้อหาในหน้านี้เป็นการผสมผสานระหว่างการแปลเนื้อหาต้นฉบับภาษาอังกฤษโดยมนุษย์และคอมพิวเตอร์ เนื้อหานี้จัดทำขึ้นเพื่อความสะดวกของคุณและเพื่อเป็นข้อมูลทั่วไปเท่านั้นและไม่ควรอ้างอิงว่าสมบูรณ์หรือถูกต้อง หากมีความขัดแย้งใด ๆ ระหว่างเวอร์ชันภาษาอังกฤษของหน้านี้กับคำแปล เวอร์ชันภาษาอังกฤษจะมีผลเหนือกว่าและควบคุม ดูเวอร์ชันภาษาอังกฤษของหน้านี้