ID บทความ: 000084324 ประเภทข้อมูล: การแก้ไขปัญหา การตรวจสอบครั้งล่าสุด: 28/08/2012

ทําไมสัญญาณนาฬิกาตัวรับส่งสัญญาณในการออกแบบ Cyclone IV GX PCI Express ของฉันไม่ได้ถูกสร้างขึ้นอย่างถูกต้องโดยอัตโนมัติเมื่อใช้คําสั่ง derive_pll_clocks ในซอฟต์แวร์ Quartus II เวอร์ชั่น 11.1

สิ่งแวดล้อม

  • Intel® Quartus® II Subscription Edition
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    คำอธิบาย

    เนื่องจากปัญหาในซอฟต์แวร์ Quartus® II เวอร์ชั่น 11.1 derive_pll_clocks คําสั่งอาจล้มเหลวในการสร้างนาฬิกาที่จําเป็นทั้งหมดสําหรับการออกแบบ Cyclone® IV GX PCI Express คุณอาจเห็นคําเตือนที่คล้ายกับต่อไปนี้ในตัววิเคราะห์เวลา TimeQuest:

    Warning (332087): The master clock for this clock assignment could not be derived.
    Clock: |hiptxclkout was not created.
    Warning (332086): Ignoring clock spec: |cyclone_iii.cycloneiv_hssi_pcie_hip|pclkch0 Reason:
    Clock derived from ignored clock: |transmit_pcs0|hiptxclkout.  Clock assignment is being ignored.
    Warning (332086): Ignoring clock spec: |cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout Reason:
    Clock derived from ignored clock: |cyclone_iii.cycloneiv_hssi_pcie_hip|pclkch0.  Clock assignment is being ignored.

    เนื่องจากปัญหานี้ สัญญาณนาฬิกาตัวรับส่งสัญญาณบางอย่างอาจมีข้อจํากัดอย่างถูกต้องในการออกแบบของคุณ และ IP อาจทํางานไม่ถูกต้องในฮาร์ดแวร์

    ความละเอียด

    มีโปรแกรมแก้ไขเพื่อแก้ไขปัญหานี้สําหรับซอฟต์แวร์ Quartus II เวอร์ชั่น 11.1 ดาวน์โหลดและติดตั้ง Patch 0.09 จากลิงก์ที่เหมาะสมด้านล่าง

    ปัญหานี้ได้รับการแก้ไขเริ่มต้นด้วยซอฟต์แวร์ Quartus II เวอร์ชัน 11.1 SP1

    ผลิตภัณฑ์ที่เกี่ยวข้อง

    บทความนี้จะนำไปใช้กับ 1 ผลิตภัณฑ์

    Cyclone® IV GX FPGA

    เนื้อหาในหน้านี้เป็นการผสมผสานระหว่างการแปลเนื้อหาต้นฉบับภาษาอังกฤษโดยมนุษย์และคอมพิวเตอร์ เนื้อหานี้จัดทำขึ้นเพื่อความสะดวกของคุณและเพื่อเป็นข้อมูลทั่วไปเท่านั้นและไม่ควรอ้างอิงว่าสมบูรณ์หรือถูกต้อง หากมีความขัดแย้งใด ๆ ระหว่างเวอร์ชันภาษาอังกฤษของหน้านี้กับคำแปล เวอร์ชันภาษาอังกฤษจะมีผลเหนือกว่าและควบคุม ดูเวอร์ชันภาษาอังกฤษของหน้านี้