ID บทความ: 000084305 ประเภทข้อมูล: การแก้ไขปัญหา การตรวจสอบครั้งล่าสุด: 03/11/2014

ทําไมจึงมีค่า FS (Full Swing) และ LF (ความถี่ต่ํา) เป็นศูนย์เมื่อทําการจําลองคอร์ PCIe Hard IP สําหรับ Gen3

สิ่งแวดล้อม

    Intel® Quartus® II Subscription Edition
    การจำลองแบบ
BUILT IN - ARTICLE INTRO SECOND COMPONENT
คำอธิบาย

มีปัญหากับโมเดลการจําลอง PCIe® Hard IP เมื่อกําหนดเป้าหมายตระกูลอุปกรณ์ Stratix® V และ Arria® V GZ ซึ่งค่าสําหรับ FS และ LF เป็นศูนย์สําหรับเจนเนอเรชั่น 3 Bus Functional Models (BFM) บางรุ่นอาจรายงานข้อผิดพลาดที่ FS และ LF มีค่าที่ละเมิดข้อกําหนด PCIe

ความละเอียด

ปัญหานี้ได้รับการแก้ไขเริ่มต้นด้วยซอฟต์แวร์ Intel® Quartus® Prime Standard Edition เวอร์ชัน 14.0

ผลิตภัณฑ์ที่เกี่ยวข้อง

บทความนี้จะนำไปใช้กับ 4 ผลิตภัณฑ์

Arria® V GZ FPGA
Stratix® V GS FPGA
Stratix® V GT FPGA
Stratix® V GX FPGA

1

ต้องการความช่วยเหลือเพิ่มเติมหรือไม่?

ติดต่อฝ่ายสนับสนุน

คำประกาศสิทธิ์

1

การโพสต์และการใช้เนื้อหาในเว็บไซต์นี้ทั้งหมดอยู่ภายใต้ข้อกำหนดการใช้งานของ Intel.com

เนื้อหาในหน้านี้เป็นการผสมผสานระหว่างการแปลเนื้อหาต้นฉบับภาษาอังกฤษโดยมนุษย์และคอมพิวเตอร์ เนื้อหานี้จัดทําขึ้นเพื่อความสะดวกของคุณและเพื่อเป็นข้อมูลทั่วไปเท่านั้นและไม่ควรพึ่งพาความสมบูรณ์หรือความถูกต้อง หากมีความขัดแย้งใด ๆ ระหว่างเวอร์ชันภาษาอังกฤษของหน้านี้กับคําแปล เวอร์ชันภาษาอังกฤษจะมีผลบังคับและควบคุม ดูเวอร์ชันภาษาอังกฤษของหน้านี้