ID บทความ: 000084305 ประเภทข้อมูล: การแก้ไขปัญหา การตรวจสอบครั้งล่าสุด: 03/11/2014

ทําไมค่าสําหรับ FS (Full Swing) และ LF (ความถี่ต่ํา) ถึงเป็นศูนย์เมื่อทําการจําลองคอร์ PCIe Hard IP สําหรับเจนเนอเรชั่น 3

สิ่งแวดล้อม

  • Intel® Quartus® II Subscription Edition
  • การจำลองแบบ
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    คำอธิบาย

    มีปัญหากับโมเดลการจําลอง PCIe® Hard IP เมื่อกําหนดเป้าหมายStratix® V และArria®ตระกูลอุปกรณ์ V GZ โดยที่ค่าสําหรับ FS และ LF เป็นศูนย์สําหรับ Gen3  บัสบางรุ่นทํางาน (BFM) อาจรายงานข้อผิดพลาดที่ FS และ LF มีค่าที่ละเมิดข้อมูลจําเพาะของ PCIe

    ความละเอียด ปัญหานี้จะได้รับการแก้ไขในซอฟต์แวร์ Quartus® II เวอร์ชันในอนาคต  ยื่นคําขอบริการและอ้างอิงหมายเลข ID FB156219 หากจําเป็นต้องมีโมเดลการจําลองที่อัปเดต

    ผลิตภัณฑ์ที่เกี่ยวข้อง

    บทความนี้จะนำไปใช้กับ 4 ผลิตภัณฑ์

    Arria® V GZ FPGA
    Stratix® V GS FPGA
    Stratix® V GT FPGA
    Stratix® V GX FPGA

    ต้องการความช่วยเหลือเพิ่มเติมหรือไม่?

    ติดต่อฝ่ายสนับสนุน

    คำประกาศสิทธิ์

    1

    การโพสต์และการใช้เนื้อหาในเว็บไซต์นี้ทั้งหมดอยู่ภายใต้ข้อกำหนดการใช้งานของ Intel.com

    เนื้อหาในหน้านี้เป็นการผสมผสานระหว่างการแปลเนื้อหาต้นฉบับภาษาอังกฤษโดยมนุษย์และคอมพิวเตอร์ เนื้อหานี้จัดทำขึ้นเพื่อความสะดวกของคุณและเพื่อเป็นข้อมูลทั่วไปเท่านั้นและไม่ควรอ้างอิงว่าสมบูรณ์หรือถูกต้อง หากมีความขัดแย้งใด ๆ ระหว่างเวอร์ชันภาษาอังกฤษของหน้านี้กับคำแปล เวอร์ชันภาษาอังกฤษจะมีผลเหนือกว่าและควบคุม ดูเวอร์ชันภาษาอังกฤษของหน้านี้