คำอธิบาย
PCIe® HIP (พอร์ตราก) จะส่ง TLP การอ่านหน่วยความจําไปยังปลายทาง แล้ว PCIe HIP (พอร์ตราก) จะได้รับ TLP ที่เสร็จสมบูรณ์จากปลายทาง หากปลายทางส่งหน่วยความจําอ่าน/เขียน TLP ไปยัง PCIe HIP (พอร์ตราก) แต่ไม่มี TLP อยู่บนอินเทอร์เฟซ Avalon-ST ของ PCIe HIP ในกรณีนี้ คุณต้องตรวจสอบว่า PCIe HIP (พอร์ตรูท) ทํา TLP ตกหรือ TLP ไม่ได้ถูกส่งโดยปลายทาง คุณสามารถสังเกตสัญญาณอินเตอร์เฟซ PIPE ของ PCIe HIP เพื่อตรวจสอบว่า TLP ได้รับจากเลเยอร์ PHY ของ PCIe HIP หรือไม่
โปรดตั้งค่าเงื่อนไขทริกเกอร์ดังนี้:
test_out[24] (rxvalid) = '1'
test_out[23] (rxdatak) = '1'
test_out[22:15] (rxdata) = 'fb' (K28.7, เริ่มต้น TLP)
หากไม่ตรงตามเงื่อนไขทริกเกอร์ แสดงว่าปลายทางไม่ส่ง TLP ไปยัง PCIe HIP (พอร์ตราก)