ID บทความ: 000084272 ประเภทข้อมูล: การแก้ไขปัญหา การตรวจสอบครั้งล่าสุด: 06/01/2014

ทําไมการจําลองตัวถอดรหัส ALTECC มีข้อบกพร่องเมื่อบิตพาริตีไม่ถูกต้อง

สิ่งแวดล้อม

  • Intel® Quartus® II Subscription Edition
  • IP เอฟพีจีเอ Intel® ตัวเข้ารหัส/ตัวถอดรหัส Turbo IP-TURBO
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    คำอธิบาย

    ในซอฟต์แวร์ Quartus® II เวอร์ชั่น 12.1 SP1 และใหม่กว่า บนเอาต์พุตของความผิดปกติของตัวถอดรหัส ALTECC คุณอาจเห็นข้อบกพร่องบนบิตพาริตีสําหรับข้อผิดพลาดบิตเดียวทั้งหมด

    ความละเอียด

    หากต้องการแก้ไขปัญหานี้ ให้เพิ่มขั้นตอนไปป์ไลน์หนึ่งขั้นบนผลการถอดรหัสโดยการตั้งค่าความหน่วงแฝงเอาต์พุตของรอบนาฬิกา 1 รอบในตัวช่วยสร้าง ALTECC

    ผลิตภัณฑ์ที่เกี่ยวข้อง

    บทความนี้จะนำไปใช้กับ 1 ผลิตภัณฑ์

    Stratix® V FPGA

    เนื้อหาในหน้านี้เป็นการผสมผสานระหว่างการแปลเนื้อหาต้นฉบับภาษาอังกฤษโดยมนุษย์และคอมพิวเตอร์ เนื้อหานี้จัดทำขึ้นเพื่อความสะดวกของคุณและเพื่อเป็นข้อมูลทั่วไปเท่านั้นและไม่ควรอ้างอิงว่าสมบูรณ์หรือถูกต้อง หากมีความขัดแย้งใด ๆ ระหว่างเวอร์ชันภาษาอังกฤษของหน้านี้กับคำแปล เวอร์ชันภาษาอังกฤษจะมีผลเหนือกว่าและควบคุม ดูเวอร์ชันภาษาอังกฤษของหน้านี้