ID บทความ: 000084260 ประเภทข้อมูล: การแก้ไขปัญหา การตรวจสอบครั้งล่าสุด: 28/03/2014

ทําไมการออกแบบจุดสิ้นสุด PCI Express ของฉันโดยใช้การขัดจังหวะแบบดั้งเดิม ส่งข้อความ "Deassert_INTA" ทันทีหลังจากได้รับข้อความAssert_INTAเมื่อยังระบุสัญญาณRxmirq_irq[n]

สิ่งแวดล้อม

  • Intel® Quartus® II Subscription Edition
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    คำอธิบาย

    เนื่องจากปัญหากับการปรับใช้คอร์ PCI Express® ในซอฟต์แวร์ Quartus® II ข้อความDeassert_INTAอาจถูกส่งออกไปในไม่ช้าหลังจากข้อความAssert_INTAในขณะที่สัญญาณ Rxmirq_irq[n] ยังคงระบุ  ไว้ นี่ไม่ใช่การดําเนินการตามเจตนาของตรรกะการขัดจังหวะแบบเก่า 

    ปัญหานี้มีผลต่อการออกแบบที่ใช้งานใน Qsys เริ่มต้นที่ซอฟต์แวร์ Quartus II เวอร์ชัน 11.0

    วิธีแก้ไขปัญหานี้:

    1.       ดาวน์โหลดไฟล์ต่อไปนี้:pciexp_dcram.v

    2.       คัดลอกไฟล์นี้ไปยังไดเรกทอรีต่อไปนี้ในไดเรกทอรีการติดตั้ง Quartus II ของคุณ:  <install_dir>/ip/altera/ip_compiler_for_pci_express/lib

    3.       สร้างคอร์ PCI Express ขึ้นใหม่ภายใน Qsys

    4.       สร้างการออกแบบ Qsys ใหม่

    5.       คอมไพล์โครงการของคุณใหม่

    ปัญหานี้จะได้รับการแก้ไขในซอฟต์แวร์ Quartus II ในอนาคต

    ความละเอียด ปัญหานี้ได้รับการแก้ไขในซอฟต์แวร์รุ่น v11.1 และใหม่กว่า

    ผลิตภัณฑ์ที่เกี่ยวข้อง

    บทความนี้จะนำไปใช้กับ 7 ผลิตภัณฑ์

    Cyclone® IV E FPGA
    Arria® II GZ FPGA
    Stratix® IV E FPGA
    Arria® II GX FPGA
    Cyclone® IV GX FPGA
    Stratix® IV GX FPGA
    Stratix® IV GT FPGA

    เนื้อหาในหน้านี้เป็นการผสมผสานระหว่างการแปลเนื้อหาต้นฉบับภาษาอังกฤษโดยมนุษย์และคอมพิวเตอร์ เนื้อหานี้จัดทำขึ้นเพื่อความสะดวกของคุณและเพื่อเป็นข้อมูลทั่วไปเท่านั้นและไม่ควรอ้างอิงว่าสมบูรณ์หรือถูกต้อง หากมีความขัดแย้งใด ๆ ระหว่างเวอร์ชันภาษาอังกฤษของหน้านี้กับคำแปล เวอร์ชันภาษาอังกฤษจะมีผลเหนือกว่าและควบคุม ดูเวอร์ชันภาษาอังกฤษของหน้านี้