ID บทความ: 000084246 ประเภทข้อมูล: ข้อความแสดงข้อผิดพลาด การตรวจสอบครั้งล่าสุด: 18/03/2013

ข้อผิดพลาด: พารามิเตอร์ PLL แบบ Fractional 'mimic_fbclk_type' ถูกตั้งค่าเป็นค่าที่ไม่ถูกต้องเป็น 'ไม่มี' บนโหนด >name<

สิ่งแวดล้อม

BUILT IN - ARTICLE INTRO SECOND COMPONENT
คำอธิบาย

คุณอาจได้รับข้อผิดพลาดนี้ หากไฟล์ Quartus® II IP (qip) ที่สร้างขึ้นโดยAltera_PLL เมกะฟังก์ชันไม่ได้ถูกอ้างอิงในระหว่างการคอมไพล์ Quartus II ไฟล์ .qip นี้ประกอบด้วยการกําหนดนาฬิกาข้อเสนอแนะที่จําเป็นและไม่มีไฟล์นี้คุณจะเห็นข้อผิดพลาดนี้

ความละเอียด

เพิ่มไฟล์ .qip ที่สร้างขึ้นโดย Altera_PLL เมกะฟังก์ชันในโครงการของคุณโดยไปที่เมนู Project ในซอฟต์แวร์ Quartus II และเลือก เพิ่ม/ลบไฟล์ใน Project...

ผลิตภัณฑ์ที่เกี่ยวข้อง

บทความนี้จะนำไปใช้กับ 15 ผลิตภัณฑ์

Cyclone® V ST SoC FPGA
Arria® V GX FPGA
Cyclone® V SX SoC FPGA
Cyclone® V GT FPGA
Stratix® V GS FPGA
Stratix® V GT FPGA
Cyclone® V E FPGA
Arria® V GZ FPGA
Cyclone® V GX FPGA
Arria® V GT FPGA
Stratix® V E FPGA
Arria® V ST SoC FPGA
Arria® V SX SoC FPGA
Cyclone® V SE SoC FPGA
Stratix® V GX FPGA

ต้องการความช่วยเหลือเพิ่มเติมหรือไม่?

ติดต่อฝ่ายสนับสนุน

คำประกาศสิทธิ์

1

การโพสต์และการใช้เนื้อหาในเว็บไซต์นี้ทั้งหมดอยู่ภายใต้ข้อกำหนดการใช้งานของ Intel.com

เนื้อหาในหน้านี้เป็นการผสมผสานระหว่างการแปลเนื้อหาต้นฉบับภาษาอังกฤษโดยมนุษย์และคอมพิวเตอร์ เนื้อหานี้จัดทำขึ้นเพื่อความสะดวกของคุณและเพื่อเป็นข้อมูลทั่วไปเท่านั้นและไม่ควรอ้างอิงว่าสมบูรณ์หรือถูกต้อง หากมีความขัดแย้งใด ๆ ระหว่างเวอร์ชันภาษาอังกฤษของหน้านี้กับคำแปล เวอร์ชันภาษาอังกฤษจะมีผลเหนือกว่าและควบคุม ดูเวอร์ชันภาษาอังกฤษของหน้านี้