ID บทความ: 000084205 ประเภทข้อมูล: การแก้ไขปัญหา การตรวจสอบครั้งล่าสุด: 10/07/2013

ปัญหาการล็อกตัวรับสัญญาณ Serial Digital Interface (SDI)

สิ่งแวดล้อม

BUILT IN - ARTICLE INTRO SECOND COMPONENT

ปัญหาสำคัญ

คำอธิบาย

คุณอาจประสบปัญหาการล็อกเมื่อสัญญาณเหล่านี้enable_hd_search enable_sd_search enable_3g_search ตั้งค่าไว้ที่ระดับต่ําสําหรับตัวรับสัญญาณ SDI ในอัตรามาตรฐานหรือแบบสามเท่า โหมด ปัญหาการล็อกเกิดจากความเสียหายของนาฬิกาที่กู้คืน เกิดจากการจัดการการรีเซ็ตตัวรับส่งสัญญาณอย่างไม่ถูกต้อง

ความละเอียด

ตั้งค่าสัญญาณenable_hd_search enable_sd_search และenable_3g_search จะสูงเมื่อใช้โหมดอัตรามาตรฐานหรือแบบสามเท่า

ปัญหานี้จะไม่ได้รับการแก้ไข

ผลิตภัณฑ์ที่เกี่ยวข้อง

บทความนี้จะนำไปใช้กับ 4 ผลิตภัณฑ์

Arria® II FPGA
Arria® GX FPGA
Stratix® IV FPGA
Stratix® II GX FPGA

เนื้อหาในหน้านี้เป็นการผสมผสานระหว่างการแปลเนื้อหาต้นฉบับภาษาอังกฤษโดยมนุษย์และคอมพิวเตอร์ เนื้อหานี้จัดทำขึ้นเพื่อความสะดวกของคุณและเพื่อเป็นข้อมูลทั่วไปเท่านั้นและไม่ควรอ้างอิงว่าสมบูรณ์หรือถูกต้อง หากมีความขัดแย้งใด ๆ ระหว่างเวอร์ชันภาษาอังกฤษของหน้านี้กับคำแปล เวอร์ชันภาษาอังกฤษจะมีผลเหนือกว่าและควบคุม ดูเวอร์ชันภาษาอังกฤษของหน้านี้