ID บทความ: 000084196 ประเภทข้อมูล: การแก้ไขปัญหา การตรวจสอบครั้งล่าสุด: 29/06/2014

เอาต์พุต fPLL เดียวสามารถใช้เป็นนาฬิกาอ้างอิงตัวรับส่งสัญญาณและยังขับเคลื่อนลอจิกภายในโครงสร้างบน Stratix® V GX, Arria® V GX และ Arria®อุปกรณ์ V GZ หรือไม่

สิ่งแวดล้อม

BUILT IN - ARTICLE INTRO SECOND COMPONENT
คำอธิบาย

ไม่ เอาต์พุต fPLL เดียวไม่สามารถใช้เป็นแหล่งสัญญาณนาฬิกาอ้างอิงของตัวรับส่งสัญญาณ และยังขับเคลื่อนลอจิกภายในโครงสร้างบน Stratix® V GX, Arria® V GX และ Arria®อุปกรณ์ V GZ

ความละเอียด

หากต้องการใช้ fPLL เดียวกันเพื่อขับเคลื่อนตรรกะใน FPGA Fabric คุณสามารถเปิดใช้งานเอาต์พุต fPLL อื่นเพื่อขับเคลื่อน FPGA ลอจิกของคุณ

ผลิตภัณฑ์ที่เกี่ยวข้อง

บทความนี้จะนำไปใช้กับ 2 ผลิตภัณฑ์

Arria® V FPGA และ SoC FPGA
Stratix® V FPGA

เนื้อหาในหน้านี้เป็นการผสมผสานระหว่างการแปลเนื้อหาต้นฉบับภาษาอังกฤษโดยมนุษย์และคอมพิวเตอร์ เนื้อหานี้จัดทำขึ้นเพื่อความสะดวกของคุณและเพื่อเป็นข้อมูลทั่วไปเท่านั้นและไม่ควรอ้างอิงว่าสมบูรณ์หรือถูกต้อง หากมีความขัดแย้งใด ๆ ระหว่างเวอร์ชันภาษาอังกฤษของหน้านี้กับคำแปล เวอร์ชันภาษาอังกฤษจะมีผลเหนือกว่าและควบคุม ดูเวอร์ชันภาษาอังกฤษของหน้านี้