ID บทความ: 000084196 ประเภทข้อมูล: การแก้ไขปัญหา การตรวจสอบครั้งล่าสุด: 29/06/2014

เอาต์พุต fPLL เดี่ยวสามารถใช้เป็นสัญญาณนาฬิกาอ้างอิงตัวรับส่งสัญญาณและขับเคลื่อนลอจิกภายใน Fabric บน Stratix V GX, Arria V GX และอุปกรณ์ Arria V GZ ได้หรือไม่

สิ่งแวดล้อม

BUILT IN - ARTICLE INTRO SECOND COMPONENT
คำอธิบาย ไม่ เอาต์พุต fPLL เดี่ยวไม่สามารถใช้เป็นแหล่งสัญญาณนาฬิกาอ้างอิงตัวรับส่งสัญญาณและยังขับเคลื่อนลอจิกภายใน Fabric บน Stratix® V GX, Arria® V GX และอุปกรณ์ V GZ Arria®
ความละเอียด

ในการใช้ fPLL เดียวกันเพื่อขับเคลื่อนตรรกะใน fabric FPGA คุณสามารถเปิดใช้งานเอาต์พุต fPLL อื่นเพื่อขับเคลื่อนตรรกะFPGAของคุณ

ผลิตภัณฑ์ที่เกี่ยวข้อง

บทความนี้จะนำไปใช้กับ 7 ผลิตภัณฑ์

Stratix® V GX FPGA
Stratix® V GT FPGA
Stratix® V GS FPGA
Arria® V SX SoC FPGA
Arria® V GZ FPGA
Arria® V GX FPGA
Arria® V GT FPGA

ต้องการความช่วยเหลือเพิ่มเติมหรือไม่?

ติดต่อฝ่ายสนับสนุน

คำประกาศสิทธิ์

1

การโพสต์และการใช้เนื้อหาในเว็บไซต์นี้ทั้งหมดอยู่ภายใต้ข้อกำหนดการใช้งานของ Intel.com

เนื้อหาในหน้านี้เป็นการผสมผสานระหว่างการแปลเนื้อหาต้นฉบับภาษาอังกฤษโดยมนุษย์และคอมพิวเตอร์ เนื้อหานี้จัดทำขึ้นเพื่อความสะดวกของคุณและเพื่อเป็นข้อมูลทั่วไปเท่านั้นและไม่ควรอ้างอิงว่าสมบูรณ์หรือถูกต้อง หากมีความขัดแย้งใด ๆ ระหว่างเวอร์ชันภาษาอังกฤษของหน้านี้กับคำแปล เวอร์ชันภาษาอังกฤษจะมีผลเหนือกว่าและควบคุม ดูเวอร์ชันภาษาอังกฤษของหน้านี้