ไม่ เอาต์พุต fPLL เดียวไม่สามารถใช้เป็นแหล่งสัญญาณนาฬิกาอ้างอิงของตัวรับส่งสัญญาณ และยังขับเคลื่อนลอจิกภายในโครงสร้างบน Stratix® V GX, Arria® V GX และ Arria®อุปกรณ์ V GZ
หากต้องการใช้ fPLL เดียวกันเพื่อขับเคลื่อนตรรกะใน FPGA Fabric คุณสามารถเปิดใช้งานเอาต์พุต fPLL อื่นเพื่อขับเคลื่อน FPGA ลอจิกของคุณ