ID บทความ: 000084185 ประเภทข้อมูล: การแก้ไขปัญหา การตรวจสอบครั้งล่าสุด: 20/11/2015

สร้างปุ่มออกแบบตัวอย่างอาจเรียกใช้ข้อความแสดงข้อผิดพลาด Qsys ภายใต้สถานการณ์บางอย่าง

สิ่งแวดล้อม

    Intel® Quartus® Prime Pro Edition
BUILT IN - ARTICLE INTRO SECOND COMPONENT

ปัญหาสำคัญ

คำอธิบาย

เมื่อเพิ่ม Arria 10 EMIF IP ลงในระบบ Qsys จากแคตตาล็อก Qsys IP การเปิดใช้งานปุ่ม สร้างตัวอย่างการออกแบบ ในพารามิเตอร์ IP บรรณาธิการอาจทําให้ข้อความแสดงข้อผิดพลาด Qsys ต่อไปนี้ปรากฏขึ้น: ตัวอย่าง ไม่สามารถสร้างการออกแบบเมื่อมีข้อผิดพลาด ข้อผิดพลาด ที่กล่าวถึงเป็นข้อผิดพลาดการเชื่อมต่อระดับระบบที่แสดงในข้อความ Qsys หน้าต่าง; ข้อผิดพลาดเหล่านี้ไม่เกี่ยวข้องกับการออกแบบตัวอย่าง IP

ความละเอียด

วิธีแก้ไขปัญหาสําหรับปัญหานี้คือการสร้างการออกแบบตัวอย่างโดยการเรียกใช้ ตัวแก้ไขพารามิเตอร์ EMIF IP จากแคตตาล็อก IP Quartus

ปัญหานี้จะได้รับการแก้ไขในเวอร์ชันในอนาคต

ผลิตภัณฑ์ที่เกี่ยวข้อง

บทความนี้จะนำไปใช้กับ 1 ผลิตภัณฑ์

Intel® Arria® 10 FPGA และ SoC FPGA

1

เนื้อหาในหน้านี้เป็นการผสมผสานระหว่างการแปลเนื้อหาต้นฉบับภาษาอังกฤษโดยมนุษย์และคอมพิวเตอร์ เนื้อหานี้จัดทำขึ้นเพื่อความสะดวกของคุณและเพื่อเป็นข้อมูลทั่วไปเท่านั้นและไม่ควรอ้างอิงว่าสมบูรณ์หรือถูกต้อง หากมีความขัดแย้งใด ๆ ระหว่างเวอร์ชันภาษาอังกฤษของหน้านี้กับคำแปล เวอร์ชันภาษาอังกฤษจะมีผลเหนือกว่าและควบคุม ดูเวอร์ชันภาษาอังกฤษของหน้านี้