ID บทความ: 000084127 ประเภทข้อมูล: การแก้ไขปัญหา การตรวจสอบครั้งล่าสุด: 09/07/2013

การกําหนดค่าตัวแบ่ง VCO หลังการปรับขยายใหม่ได้รับการสนับสนุนในซอฟต์แวร์ Quartus® II หรือไม่

สิ่งแวดล้อม

    PLL
BUILT IN - ARTICLE INTRO SECOND COMPONENT
คำอธิบาย

การกําหนดค่าตัวแบ่ง VCO หลังการปรับขยายใหม่จะรองรับเฉพาะในซอฟต์แวร์ Quartus® II เวอร์ชั่น 13.0 และใหม่กว่าผ่าน PLL_RECONFIG Intel® FPGA IP

 

ความละเอียด

ที่อยู่ชดเชยสําหรับการลงทะเบียนที่ควบคุมการตั้งค่านี้คือ 011100 การเขียน '0' จะตั้งค่าการหาร VCO เป็น 1 การเขียน '1' จะตั้งค่าการหาร VCO เป็น 2

ผลิตภัณฑ์ที่เกี่ยวข้อง

บทความนี้จะนำไปใช้กับ 15 ผลิตภัณฑ์

Stratix® V GX FPGA
Stratix® V E FPGA
Cyclone® V GT FPGA
Arria® V GT FPGA
Stratix® V GS FPGA
Stratix® V GT FPGA
Cyclone® V E FPGA
Cyclone® V GX FPGA
Arria® V GX FPGA
Arria® V GZ FPGA
Cyclone® V SE SoC FPGA
Cyclone® V ST SoC FPGA
Cyclone® V SX SoC FPGA
Arria® V ST SoC FPGA
Arria® V SX SoC FPGA

1

ต้องการความช่วยเหลือเพิ่มเติมหรือไม่?

ติดต่อฝ่ายสนับสนุน

คำประกาศสิทธิ์

1

การโพสต์และการใช้เนื้อหาในเว็บไซต์นี้ทั้งหมดอยู่ภายใต้ข้อกำหนดการใช้งานของ Intel.com

เนื้อหาในหน้านี้เป็นการผสมผสานระหว่างการแปลเนื้อหาต้นฉบับภาษาอังกฤษโดยมนุษย์และคอมพิวเตอร์ เนื้อหานี้จัดทำขึ้นเพื่อความสะดวกของคุณและเพื่อเป็นข้อมูลทั่วไปเท่านั้นและไม่ควรอ้างอิงว่าสมบูรณ์หรือถูกต้อง หากมีความขัดแย้งใด ๆ ระหว่างเวอร์ชันภาษาอังกฤษของหน้านี้กับคำแปล เวอร์ชันภาษาอังกฤษจะมีผลเหนือกว่าและควบคุม ดูเวอร์ชันภาษาอังกฤษของหน้านี้