ฉันจะสร้าง VHDL สําหรับ RAM สองพอร์ตจริงที่เปิดใช้งานไบต์เพื่อเปิดใช้งานการอนุมานที่ถูกต้องในระหว่างการสังเคราะห์ Quartus II และพฤติกรรมที่ถูกต้องในระหว่างการจําลอง RTL ได้อย่างไร

เนื่องจากปัญหาในซอฟต์แวร์ Quartus® II เวอร์ชั่น 11.0 และก่อนหน้า เทมเพลต True Dual Port RAM VHDL ที่เปิดใช้งานไบต์จะไม่สามารถอนุมานของ RAM ได้อย่างถูกต้องในการสังเคราะห์ Quartus II และไม่จําลองพฤติกรรมที่ถูกต้องในการจําลอง RTL

เมื่อต้องการแก้ไขปัญหานี้ ให้ทําการเปลี่ยนแปลงต่อไปนี้ในเทมเพลต True Dual Port RAM VHDL ที่เปิดใช้งานไบต์:

• เปลี่ยนคําประกาศจาก ram signal เป็นshared variable

• เพิ่มบรรทัดต่อไปนี้หลังจากการประกาศ ram:

  attribute ramstyle : string;
attribute ramstyle of ram : variable is "no_rw_check";

• เปลี่ยนตัวดําเนินการสําหรับการบ้านทั้งหมดเป็น ram จาก <= เป็น:=

ดาวน์โหลดเวอร์ชันของเทมเพลตที่มีการเปลี่ยนแปลงที่จําเป็นจากลิงก์ต่อไปนี้:

• byte_enabled_true_dual_port_ram.vhd

เทมเพลต True Dual Port RAM VHDL ที่เปิดใช้งานไบต์มีกําหนดที่จะแก้ไขในซอฟต์แวร์ Quartus II รุ่นใหม่ในอนาคต