เมื่อคุณออกแบบด้วยบล็อก ALTDQ_DQS2 ในอุปกรณ์ Stratix® V คุณอาจพบข้อผิดพลาดต่อไปนี้เมื่อคุณสังเคราะห์การออกแบบ:
ข้อผิดพลาด (129001): พอร์ตอินพุต DQSDISABLEN บนอะตอม "|ลําดับชั้น|dqs_delay_chain" ซึ่งเป็น stratixv_dqs_delay_chain primitive ไม่ได้มีการเชื่อมต่อและ/หรือกําหนดค่าอย่างถูกต้องตามกฎหมาย
มีปัญหาที่ทราบกันดีว่าต้องใช้พอร์ต DQSDISABLEN และ DQSENABLEN เพื่อเชื่อมต่อกับสัญญาณภายในเดียวกัน ไม่เช่นนั้นคุณจะได้รับข้อผิดพลาดในการสังเคราะห์
ในไฟล์ altdq_dqs2_stratixv.sv ให้เชื่อมต่อ dqsdisablen และ dqsenablen เข้าด้วยกันกับ สัญญาณภายใน dqs_enable_int โดยเปลี่ยนสองบรรทัดดังนี้:
เปลี่ยนสาย 967 และ 968:
.dqsenable (dqs_enable_int),
.dqsdisablen (dqs_disable_int),
ถึง
.dqsenable (dqs_enable_int),
.dqsdisablen (dqs_enable_int),
ในทํานองเดียวกัน ให้เปลี่ยนบรรทัด 1117 และ 1,118:
.dqsenable (dqsn_enable_int),
.dqsdisablen (dqsn_disable_int),
ถึง
.dqsenable (dqsn_enable_int),
.dqsdisablen (dqsn_enable_int),
ปัญหานี้แก้ไขได้ด้วยซอฟต์แวร์ Quartus® II เวอร์ชั่น 12.0