ID บทความ: 000084069 ประเภทข้อมูล: การแก้ไขปัญหา การตรวจสอบครั้งล่าสุด: 10/12/2014

ทําไมฉันจึงเห็นArria V GZ และStratix V GX Device ATX PLL ปัญหาประสิทธิภาพในระดับอุณหภูมิสูงสุดเมื่อถูกปรับตั้งค่าให้ทํางานที่อัตราข้อมูล 10.5 - 12.3 Gbps

สิ่งแวดล้อม

  • PLL
  • รีเซ็ต
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    คำอธิบาย

    คุณอาจประสบปัญหาประสิทธิภาพของ Arria® V GZ และ Stratix® V GX Device ATX PLL ในช่วงอุณหภูมิสูงสุด เมื่อกําหนดค่าให้ทํางานที่อัตราข้อมูล 10.5 - 12.3 Gbps หากไม่มีการสอบเทียบ ATX PLL อย่างถูกต้องเมื่อเริ่มต้นอุปกรณ์ การสอบเทียบ ATX PLL ที่ล้มเหลวอาจทําให้เกิดปัญหาการล็อก PLL หรือตัวส่งสัญญาณ Jitter หากอุณหภูมิของอุปกรณ์ลดลงหรือเพิ่มขึ้นใกล้กับขีดจํากัดที่รองรับของอุปกรณ์ ATX PLL อาจไม่สามารถปรับเทียบได้หากไม่ได้ปฏิบัติตามลําดับการรีเซ็ตตัวรับส่งสัญญาณเมื่อเริ่มต้นอุปกรณ์

    ความละเอียด

    ในการหลีกเลี่ยงปัญหานี้ คุณต้องตรวจสอบให้แน่ใจว่าคุณปฏิบัติตามArria V GZ และStratixลําดับการรีเซ็ตอุปกรณ์รับส่งสัญญาณ V GX ตามรายละเอียดในเอกสารข้อมูลอุปกรณ์ที่เกี่ยวข้อง โดย เฉพาะ อย่างยิ่ง:

    1. คุณต้องตรวจสอบให้แน่ใจว่ามีการยืนยันสัญญาณอินพุตรีเซ็ต (mgmt_rst_reset) ไปยัง IP คอนโทรลเลอร์การกําหนดค่าตัวรับส่งสัญญาณใหม่ในขณะเริ่มต้นอุปกรณ์
    2. คุณต้องตรวจสอบให้แน่ใจว่ามีสัญญาณนาฬิกา IP คอนโทรลเลอร์การกําหนดค่าใหม่ของตัวรับส่งสัญญาณ (mgmt_clk_clk) และสัญญาณนาฬิกาอ้างอิงตัวรับส่งสัญญาณอยู่และมีเสถียรภาพก่อนที่คุณจะยกเลิกการยืนยันสัญญาณรีเซ็ต IP คอนโทรลเลอร์การกําหนดค่าใหม่ (mgmt_rst_reset)

    สามารถดูลําดับการรีเซ็ตตัวรับส่งสัญญาณเต็มรูปแบบสําหรับArria V GZ และอุปกรณ์ V GX Stratixได้ในเอกสารข้อมูลอุปกรณ์ที่เกี่ยวข้อง

    เนื้อหาในหน้านี้เป็นการผสมผสานระหว่างการแปลเนื้อหาต้นฉบับภาษาอังกฤษโดยมนุษย์และคอมพิวเตอร์ เนื้อหานี้จัดทำขึ้นเพื่อความสะดวกของคุณและเพื่อเป็นข้อมูลทั่วไปเท่านั้นและไม่ควรอ้างอิงว่าสมบูรณ์หรือถูกต้อง หากมีความขัดแย้งใด ๆ ระหว่างเวอร์ชันภาษาอังกฤษของหน้านี้กับคำแปล เวอร์ชันภาษาอังกฤษจะมีผลเหนือกว่าและควบคุม ดูเวอร์ชันภาษาอังกฤษของหน้านี้