ID บทความ: 000084025 ประเภทข้อมูล: ข้อมูลผลิตภัณฑ์และเอกสารประกอบ การตรวจสอบครั้งล่าสุด: 15/04/2015

ฉันจะตั้งค่าเส้นขอบและเส้นภาพที่ทํางานอยู่สําหรับเอาต์พุตวิดีโอสัญญาณนาฬิกา (CVO, CVO-II) ได้อย่างไร มีแนวทางสําหรับการตั้งค่าพารามิเตอร์ที่ถูกต้องสําหรับ CVO หรือไม่

สิ่งแวดล้อม

BUILT IN - ARTICLE INTRO SECOND COMPONENT
คำอธิบาย ใช้กฎต่อไปนี้เพื่อตั้งค่าเส้นขอบสําหรับคอร์ IP เอาต์พุตวิดีโอสัญญาณนาฬิกา
ความละเอียด

f rising edge line >= เส้นขอบที่เพิ่มขึ้นในแนวตั้ง

F ที่เพิ่มขึ้นของเส้นขอบ

เส้น Edge ลดลง

ผลิตภัณฑ์ที่เกี่ยวข้อง

บทความนี้จะนำไปใช้กับ 31 ผลิตภัณฑ์

Arria® II GZ FPGA
Cyclone® IV GX FPGA
Cyclone® III FPGA
Arria® GX FPGA
Cyclone® II FPGA
Cyclone® V ST SoC FPGA
Arria® II GX FPGA
Stratix® II FPGA
Cyclone® IV E FPGA
Arria® V GX FPGA
Cyclone® V SX SoC FPGA
Cyclone® V GT FPGA
Arria® V GZ FPGA
Cyclone® V E FPGA
Cyclone® V GX FPGA
Arria® V GT FPGA
Cyclone® V SE SoC FPGA
Intel® Arria® 10 GX FPGA
Intel® Arria® 10 SX SoC FPGA
Intel® Arria® 10 GT FPGA
Arria® V ST SoC FPGA
Arria® V SX SoC FPGA
Stratix® II GX FPGA
Stratix® V GT FPGA
Stratix® III FPGA
Stratix® IV E FPGA
Stratix® IV GT FPGA
Stratix® IV GX FPGA
Stratix® V E FPGA
Stratix® V GS FPGA
Stratix® V GX FPGA

ต้องการความช่วยเหลือเพิ่มเติมหรือไม่?

ติดต่อฝ่ายสนับสนุน

คำประกาศสิทธิ์

1

การโพสต์และการใช้เนื้อหาในเว็บไซต์นี้ทั้งหมดอยู่ภายใต้ข้อกำหนดการใช้งานของ Intel.com

เนื้อหาในหน้านี้เป็นการผสมผสานระหว่างการแปลเนื้อหาต้นฉบับภาษาอังกฤษโดยมนุษย์และคอมพิวเตอร์ เนื้อหานี้จัดทำขึ้นเพื่อความสะดวกของคุณและเพื่อเป็นข้อมูลทั่วไปเท่านั้นและไม่ควรอ้างอิงว่าสมบูรณ์หรือถูกต้อง หากมีความขัดแย้งใด ๆ ระหว่างเวอร์ชันภาษาอังกฤษของหน้านี้กับคำแปล เวอร์ชันภาษาอังกฤษจะมีผลเหนือกว่าและควบคุม ดูเวอร์ชันภาษาอังกฤษของหน้านี้