ID บทความ: 000083978 ประเภทข้อมูล: การแก้ไขปัญหา การตรวจสอบครั้งล่าสุด: 31/10/2016

คู่มือผู้ใช้ Arria 10 PCI Express แสดงการกําหนดเวลาที่ไม่ถูกต้องสําหรับสัญญาณพื้นที่กําหนดค่าเลเยอร์ธุรกรรม

สิ่งแวดล้อม

  • Intel® Quartus® II Subscription Edition
  • PCI Express*
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    ปัญหาสำคัญ

    คำอธิบาย

    อินเทอร์เฟซ Avalon-ST Arria 10 สําหรับผู้ใช้โซลูชัน PCIe คู่มือและArriaอินเทอร์เฟซ Avalon-MM 10 สําหรับโซลูชัน PCIe คู่มือผู้ใช้แสดงแผนภาพการกําหนดเวลาที่ไม่ถูกต้องสําหรับเลเยอร์ธุรกรรม สัญญาณ(tl_cfg*)พื้นที่กําหนดค่า เลเยอร์ธุรกรรม Configuration Space Interface เป็นพาธแบบหลายรอบ คุณต้องสุ่มตัวอย่างอินเทอร์เฟซนี้ ตรงกลางของหน้าต่าง 8 รอบเพื่อให้มั่นใจว่าทํางานได้อย่างถูกต้อง

    ความละเอียด

    ปัญหานี้ได้รับการแก้ไขในเวอร์ชัน 31 ตุลาคม 2016 ของผู้ใช้เหล่านี้ คู่มือ

    ผลิตภัณฑ์ที่เกี่ยวข้อง

    บทความนี้จะนำไปใช้กับ 1 ผลิตภัณฑ์

    อุปกรณ์ที่ตั้งโปรแกรมได้ Intel®

    ต้องการความช่วยเหลือเพิ่มเติมหรือไม่?

    ติดต่อฝ่ายสนับสนุน

    คำประกาศสิทธิ์

    1

    การโพสต์และการใช้เนื้อหาในเว็บไซต์นี้ทั้งหมดอยู่ภายใต้ข้อกำหนดการใช้งานของ Intel.com

    เนื้อหาในหน้านี้เป็นการผสมผสานระหว่างการแปลเนื้อหาต้นฉบับภาษาอังกฤษโดยมนุษย์และคอมพิวเตอร์ เนื้อหานี้จัดทำขึ้นเพื่อความสะดวกของคุณและเพื่อเป็นข้อมูลทั่วไปเท่านั้นและไม่ควรอ้างอิงว่าสมบูรณ์หรือถูกต้อง หากมีความขัดแย้งใด ๆ ระหว่างเวอร์ชันภาษาอังกฤษของหน้านี้กับคำแปล เวอร์ชันภาษาอังกฤษจะมีผลเหนือกว่าและควบคุม ดูเวอร์ชันภาษาอังกฤษของหน้านี้