ข้อผิดพลาด: device_inst_slave_0_bfm.s0: Slave ที่มีสัญญาณ readdatavalid ต้องรองรับการอ่านอย่างน้อย 1 รายการ

ในระหว่างเจนเนอเรชั่นของโครงการ Qsys ผู้ใช้อาจได้รับข้อผิดพลาดเมื่อสร้าง Bus Functional Models (BFM) สําหรับอินเทอร์เฟซAvalonมาตรฐานเมื่อส่งออกอย่างน้อยหนึ่งAvalon® พอร์ตหลัก MM จากโครงการ Qsys ของพวกเขา

สาเหตุที่อยู่เบื้องหลังข้อผิดพลาดนี้คือ เครื่องมือ Qsys ตั้งค่าพารามิเตอร์ที่ไม่ถูกต้องสําหรับ BFM ในโครงการ testbench

หากต้องการแก้ไขปัญหานี้ ให้ทําตามขั้นตอนต่อไปนี้:

1. ภายใน Qsys สําหรับตัวเลือก "Create testbench Qsys system" เลือก "Standard, BFM สําหรับอินเทอร์เฟซAvalonมาตรฐาน" สําหรับตัวเลือก "สร้างโมเดลการจําลอง testbench" ให้เลือก "ไม่มี"
2. คลิกที่ปุ่ม สร้าง เพื่อสร้างโครงการทดสอบ การดําเนินการนี้จะสร้างระบบ Testbench Qsys
3. ปิดโครงการ Qsys ปัจจุบัน และเปิดโครงการ testbench.qsys จากไดเรกทอรี testbench/ ในโครงการของคุณ
4. ปรับเปลี่ยนพารามิเตอร์สําหรับแต่ละอินสแตนซ์ของสเลฟ BFM ที่มีข้อผิดพลาดในการกําหนดค่าจํานวนสูงสุดของทรานแซคชันที่รอดําเนินการอย่างถูกต้อง
5. ในการตั้งค่าเจนเนอเรชั่นของโครงการนี้สําหรับ "สร้างแบบจําลองการจําลอง" ให้เลือก "Verilog" สามารถยกเลิกการทําเครื่องหมายที่การตั้งค่าอื่นๆ ทั้งหมดได้ หรือตั้งค่าเป็น "ไม่มี"
6. คลิก สร้าง ไฟล์การจําลองจะถูกวางไว้ในไดเรกทอรีเอาต์พุตการจําลอง

ปัญหานี้จะได้รับการแก้ไขใน Quartus เวอร์ชันที่ใหม่กว่า® ซอฟต์แวร์ II