คำอธิบาย
คุณอาจได้รับข้อความแสดงข้อผิดพลาดต่อไปนี้เมื่อคุณใช้ signal compiler block เพื่อคอมไพล์การออกแบบ Intel® FPGA IP FFT ด้วยอุปกรณ์ Intel® MAX® 10 ในซอฟต์แวร์ DSP Builder for Intel FPGAs:
ข้อผิดพลาด: การบ้านผิดกฎหมาย: enable_eram_preload ระบุชื่อการมอบหมายทางกฎหมาย
ความละเอียด
หากต้องการแก้ไขปัญหานี้ ให้ทําตามขั้นตอนเหล่านี้:
- เปิด แท็บ \'Advanced\' ของ Signal Compiler
- คลิกที่ \'Analyze\' ขั้นตอนนี้จะวิเคราะห์การออกแบบ Standard Blockset DSP Builder for Intel FPGAs และสร้างโครงการ Quartus® II โปรดละเลยข้อผิดพลาดที่รายงานในขั้นตอนนี้
- แก้ไข ไฟล์ .qsf ที่อยู่ตรงไดเรกทอรี _dspbuilder ที่สร้างขึ้นในระดับเดียวกับที่ไฟล์แบบจําลองอยู่
- เปลี่ยน MAX 10 FPGA เป็น MAX 10 เท่านั้น
- เพิ่ม set_global_assignment -name INTERNAL_FLASH_UPDATE_MODE "Single COMP IMAGE with ERAM"
- กลับไปที่ Signal Compiler และ เรียกใช้ ขั้นตอน \'Synthesis\' และ \'Fitter\' เพื่อทําการคอมไพล์ซอฟต์แวร์ Quartus® ให้เสร็จสมบูรณ์
ปัญหานี้ได้รับการแก้ไขในซอฟต์แวร์ Quartus II v15.0