ID บทความ: 000083922 ประเภทข้อมูล: ข้อมูลผลิตภัณฑ์และเอกสารประกอบ การตรวจสอบครั้งล่าสุด: 01/07/2014

ฉันจะจําลองโหมด Stratix V PCI Express Gen3 PIPE ได้อย่างไร

สิ่งแวดล้อม

  • Intel® Quartus® II Subscription Edition
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    ความละเอียด

    1. เปลี่ยนไฟล์ ที่มีอยู่ altpcietb_pipe32_driver.v  และ altpcietb_pipe32_hip_interface.v ภายใต้ ชื่อโครงการ \simulation\submodules ด้วยไฟล์ที่แนบมา

    2. ตั้งค่าพารามิเตอร์ต่อไปนี้เพื่อเปิดใช้งานการจําลอง PIPE

    a. ตั้งค่าพารามิเตอร์ hip_ctrl_simu_mode_pipe และ enable_pipe32_phyip_ser_driver_hwtcl เป็น 1 ในการทดสอบระดับบนสุดเมื่อสร้างอินสแตนซ์โมดูล PCIe Hard IP

    B  ตั้งค่าenable_pipe32_sim_hwtclพารามิเตอร์เป็น 1 ในชุดห่อหุ้มโมดูล PCIe Hard IP ระดับบนสุดเมื่อสร้างอินสแตนซ์โมดูลaltpcie_sv_hip_ast_hwtcl

    หมายเหตุ top_tb ใช้เป็นชื่ออินสแตนซ์ทดสอบในไฟล์ที่แนบมาสองไฟล์เป็นตัวอย่างเมื่อกําหนดพาธ HIP_256_PIPEN1B และ HIP_INTERFACEตามลําดับ

    ใน altpcietb_pipe32_hip_interface.v:

    กําหนดHIP_INTERFACE top_tb.dut_pcie_tb.g_altpcie_hip_pipe32_sim_probe.altpcietb_pipe32_hip_interface

    ตรวจสอบให้แน่ใจว่าชื่ออินสแตนซ์ testbench (top_tb) ถูกเปลี่ยนให้ตรงกับลําดับชั้นการออกแบบของคุณ

    ผลิตภัณฑ์ที่เกี่ยวข้อง

    บทความนี้จะนำไปใช้กับ 1 ผลิตภัณฑ์

    อุปกรณ์ที่ตั้งโปรแกรมได้ Intel®

    เนื้อหาในหน้านี้เป็นการผสมผสานระหว่างการแปลเนื้อหาต้นฉบับภาษาอังกฤษโดยมนุษย์และคอมพิวเตอร์ เนื้อหานี้จัดทำขึ้นเพื่อความสะดวกของคุณและเพื่อเป็นข้อมูลทั่วไปเท่านั้นและไม่ควรอ้างอิงว่าสมบูรณ์หรือถูกต้อง หากมีความขัดแย้งใด ๆ ระหว่างเวอร์ชันภาษาอังกฤษของหน้านี้กับคำแปล เวอร์ชันภาษาอังกฤษจะมีผลเหนือกว่าและควบคุม ดูเวอร์ชันภาษาอังกฤษของหน้านี้