คำอธิบาย
การแมป AXI Transaction Master ID (12 บิต) บนบริดจ์ HPS2FPGA มีเอกสารด้านล่าง:
-----------------------------
ID ---ชื่อหลัก
-----------------------------
--- L2M0 (MPU) 12'b0xxxx010
--- DMA 12'b00000xxxx001
--- EMAC0 12'b10000xxxx001
EMAC1 --- 12'b10000xxxx010
USB0 --- 12'b10000000011
USB1 --- 12'b10000000110
--- NAND 12'b1xxx100
ETR --- 12'b10000000000
DAP --- 12'b00000000100
--- SDMMC 12'b10000000101
-----------------------------
ความละเอียด
ข้อมูลนี้จะถูกเพิ่มไปยังคู่มืออุปกรณ์ Cyclone® V รุ่นถัดไป