ID บทความ: 000083916 ประเภทข้อมูล: ข้อความแสดงข้อผิดพลาด การตรวจสอบครั้งล่าสุด: 11/03/2013

ข้อผิดพลาด (10232): ข้อผิดพลาด Verilog HDL ที่ altera_merlin_burst_uncompressor.sv(174): ดัชนี 5 ไม่สามารถอยู่นอกช่วงที่ประกาศ [4:0] สําหรับเวกเตอร์ "addr_width_burstwrap"

สิ่งแวดล้อม

  • Intel® Quartus® II Subscription Edition
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    คำอธิบาย

    เนื่องจากปัญหาในซอฟต์แวร์ Quartus® II เวอร์ชัน 11.1 และใหม่กว่า คุณอาจเห็นข้อผิดพลาดคล้ายกับข้อความข้างต้นเมื่อรวบรวมการออกแบบที่มีระบบ Qsys สาเหตุหลักของปัญหาเกี่ยวข้องกับข้อจํากัดความกว้างของที่อยู่หลักภายใต้เงื่อนไขต่อไปนี้:

    address width <= burst count width log2(number of symbols/burst)
    ความละเอียด

    ในการแก้ไขปัญหานี้ ให้ทําหนึ่งในสองการกระทําต่อไปนี้:

    • กําหนด Slave ให้อยู่ฐานที่สูงกว่าซึ่งจะบังคับให้ความกว้างของที่อยู่ของมาสเตอร์\'s เพิ่มขึ้น
    • ปรับเปลี่ยน Slave เพื่อให้มีความกว้างของแอดเดรสที่ใหญ่กว่า

    ปัญหานี้ได้รับการกําหนดเวลาให้แก้ไขในซอฟต์แวร์ Quartus II ในอนาคต

    ผลิตภัณฑ์ที่เกี่ยวข้อง

    บทความนี้จะนำไปใช้กับ 1 ผลิตภัณฑ์

    อุปกรณ์ที่ตั้งโปรแกรมได้ Intel®

    เนื้อหาในหน้านี้เป็นการผสมผสานระหว่างการแปลเนื้อหาต้นฉบับภาษาอังกฤษโดยมนุษย์และคอมพิวเตอร์ เนื้อหานี้จัดทำขึ้นเพื่อความสะดวกของคุณและเพื่อเป็นข้อมูลทั่วไปเท่านั้นและไม่ควรอ้างอิงว่าสมบูรณ์หรือถูกต้อง หากมีความขัดแย้งใด ๆ ระหว่างเวอร์ชันภาษาอังกฤษของหน้านี้กับคำแปล เวอร์ชันภาษาอังกฤษจะมีผลเหนือกว่าและควบคุม ดูเวอร์ชันภาษาอังกฤษของหน้านี้