คำอธิบาย
เมื่อใช้ตัววิเคราะห์ Signal Tap Logic จากระยะไกลเพื่อดีบัก Accelerator Functional Unit (AFU) บนIntel® Programmable Acceleration Card (PAC) ที่มีFPGA Intel® Arria® 10 GX คุณอาจพบโครงการ AFU ที่ไม่ได้สังเคราะห์ หากคุณคอมไพล์โดยใช้ซอฟต์แวร์ Intel® Quartus Prime Pro Edition GUI คุณอาจได้รับข้อผิดพลาดดังนี้:
ข้อผิดพลาด:ไม่มีการกําหนดนิติบุคคลการออกแบบระดับสูงสุด "dcp_top"
ไม่สามารถอธิบายลําดับชั้นของผู้ใช้ระดับสูงสุดได้
โฟลว์ล้มเหลว
การสังเคราะห์ Quartus Prime ไม่สําเร็จ 3 ข้อผิดพลาด, 6 คําเตือน
ความละเอียด
ในการแก้ไขปัญหานี้ คุณควรเปลี่ยนการปรับปรุงโครงการของคุณจาก "afu_fit" เป็น "afu_synth" จากนั้นคุณสามารถใช้ Signal Tap II Logic Analyzer เพื่อเรียกใช้งานเหตุการณ์สัญญาณ AFU และจับภาพร่องรอยของสัญญาณในการออกแบบ AFU ของคุณ
