ID บทความ: 000083766 ประเภทข้อมูล: ข้อความแสดงข้อผิดพลาด การตรวจสอบครั้งล่าสุด: 14/08/2012

ข้อผิดพลาด: พิน termination_blk0~_rup_pad เข้ากันไม่ได้กับ I<i bank="">/O ซึ่งใช้มาตรฐาน I/O <i voltage=""> ซึ่งมีข้อกําหนด VCCIO ของ<i voltage=""></i></i></i>

สิ่งแวดล้อม

BUILT IN - ARTICLE INTRO SECOND COMPONENT
คำอธิบาย

คุณอาจได้รับข้อความแสดงข้อผิดพลาดสําหรับการออกแบบที่มุ่งเป้าไปที่อุปกรณ์ Arria® II GX เมื่อย้ายจากเวอร์ชันของซอฟต์แวร์ Quartus® II ก่อนที่จะเป็นเวอร์ชัน 11.0 หรือใหม่กว่าหากคุณมีการกําหนดตําแหน่งไปยังบล็อกการควบคุมการยกเลิกชิป (OCT) ที่ปรับเทียบแล้ว

ก่อนเวอร์ชั่น 11.0 มีการจับคู่ที่ตรงกันผิดในการตั้งชื่อพิน RUP และ RDN ในส่วนที่เกี่ยวกับบล็อกการยกเลิก  ตัวอย่างเช่น พิน RUP0 และ RDN0 เชื่อมต่อกับบล็อกการยกเลิกภายในชื่อ "termination_blk1" ในขณะที่พิน RUP1 และ RDN1 เชื่อมต่อกับบล็อกการยกเลิกภายในชื่อ "termination_blk0"

ตั้งแต่เวอร์ชั่น Quartus II 11.0 ชื่อภายในของบล็อกการยกเลิกถูกเปลี่ยนให้ตรงกับชื่อพิน RUP และ RDN ที่เกี่ยวข้อง

หากการออกแบบของคุณอนุญาตให้ซอฟต์แวร์ Quartus II วางพิน RUP และ RDN สําหรับพิน I/O ที่ใช้ O ที่ปรับเทียบโดยอัตโนมัติ คุณจะไม่ได้รับผลกระทบจากปัญหานี้  อย่างไรก็ตาม หากคุณได้รับมอบหมายมาตรฐาน I/O หรือตําแหน่งในอินสแตนซ์termination_blk คุณจําเป็นต้องเปลี่ยนการบ้านให้เข้ากันได้กับแบบแผนการตั้งชื่อใหม่ที่ใช้ในเวอร์ชัน 11.0 ของซอฟต์แวร์ Quartus II

ผลิตภัณฑ์ที่เกี่ยวข้อง

บทความนี้จะนำไปใช้กับ 1 ผลิตภัณฑ์

Arria® II GX FPGA

เนื้อหาในหน้านี้เป็นการผสมผสานระหว่างการแปลเนื้อหาต้นฉบับภาษาอังกฤษโดยมนุษย์และคอมพิวเตอร์ เนื้อหานี้จัดทำขึ้นเพื่อความสะดวกของคุณและเพื่อเป็นข้อมูลทั่วไปเท่านั้นและไม่ควรอ้างอิงว่าสมบูรณ์หรือถูกต้อง หากมีความขัดแย้งใด ๆ ระหว่างเวอร์ชันภาษาอังกฤษของหน้านี้กับคำแปล เวอร์ชันภาษาอังกฤษจะมีผลเหนือกว่าและควบคุม ดูเวอร์ชันภาษาอังกฤษของหน้านี้