ID บทความ: 000083765 ประเภทข้อมูล: การแก้ไขปัญหา การตรวจสอบครั้งล่าสุด: 28/08/2012

ทําไมฉันจึงเห็นสัญญาณเอาต์พุต Cyclone III หรือ Cyclone IV LVDS_E_3Rกําลังกลับด้าน

สิ่งแวดล้อม

  • Intel® Quartus® II Subscription Edition
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    คำอธิบาย

    เนื่องจากปัญหาในซอฟต์แวร์ Quartus® II เวอร์ชั่น 10.1 SP1 และก่อนหน้า คุณอาจเห็นสัญญาณเอาต์พุตLVDS_E_3Rกลับด้านในอุปกรณ์ Cyclone® III หรือ Cyclone IV ซึ่งอาจเกิดขึ้นหากมีการใช้ NOT-Gate Push back ในการลงทะเบียนเอาต์พุต และการลงทะเบียนเอาต์พุตถูกวางไว้ในองค์ประกอบ I/O NOT-gate push back เกิดขึ้นเมื่อการลงทะเบียนมีค่าสูงเริ่มต้น รวมถึงเมื่อมีการสังเคราะห์ Quartus II ใช้ค่าที่ตั้งไว้แบบอสมวารโดยใช้การรีเซ็ตแบบอสมวาร

    ความละเอียด

    หากต้องการแก้ไขปัญหานี้ ให้ทําอย่างใดอย่างหนึ่งต่อไปนี้:

    • ป้องกันไม่ให้ลงทะเบียนถูกวางไว้ในองค์ประกอบ I/O โดยใช้การ FAST_OUTPUT_REGISTER มอบหมายดังนี้:
    • set_instance_assignment -name FAST_OUTPUT_REGISTER OFF -to
    • หรือป้องกันการใช้ NOT-gate ผลักดันกลับด้วยการถอดค่าเริ่มต้นที่สูงสําหรับการลงทะเบียนเอาต์พุต เช่น โดยการลบค่าที่ตั้งไว้ล่วงหน้าที่ไม่ต่อเนื่อง

    ปัญหานี้ได้รับการแก้ไขเริ่มต้นด้วยซอฟต์แวร์ Quartus II เวอร์ชัน 11.1

    ผลิตภัณฑ์ที่เกี่ยวข้อง

    บทความนี้จะนำไปใช้กับ 4 ผลิตภัณฑ์

    Cyclone® III FPGA
    Cyclone® III LS FPGA
    Cyclone® IV E FPGA
    Cyclone® IV GX FPGA

    เนื้อหาในหน้านี้เป็นการผสมผสานระหว่างการแปลเนื้อหาต้นฉบับภาษาอังกฤษโดยมนุษย์และคอมพิวเตอร์ เนื้อหานี้จัดทำขึ้นเพื่อความสะดวกของคุณและเพื่อเป็นข้อมูลทั่วไปเท่านั้นและไม่ควรอ้างอิงว่าสมบูรณ์หรือถูกต้อง หากมีความขัดแย้งใด ๆ ระหว่างเวอร์ชันภาษาอังกฤษของหน้านี้กับคำแปล เวอร์ชันภาษาอังกฤษจะมีผลเหนือกว่าและควบคุม ดูเวอร์ชันภาษาอังกฤษของหน้านี้