ID บทความ: 000083761 ประเภทข้อมูล: การแก้ไขปัญหา การตรวจสอบครั้งล่าสุด: 02/07/2012

การรับสัญญาณนาฬิกาสําหรับ 1000BASE-X/SGMII PCS ไม่ถูกต้องในโหมด 1000BASE-X

สิ่งแวดล้อม

    Intel® Quartus® II Subscription Edition
    อีเธอร์เน็ต
BUILT IN - ARTICLE INTRO SECOND COMPONENT

ปัญหาสำคัญ

คำอธิบาย

ความคลาดเคลื่อนที่นี้มีผลต่อฟังก์ชัน MegaCore ของอีเธอร์เน็ตความเร็วสามตัว

สัญญาณนาฬิกาอ่าน FIFO ที่ชดเชยเฟสในตัวรับส่งสัญญาณ ไม่ได้ขับเคลื่อนด้วยสัญญาณนาฬิกาเดียวกันกับที่ขับเคลื่อนตัวรับสัญญาณ 1000BASE-X PCS ตรรกะ ซึ่งทําให้การวิเคราะห์เวลาไม่ถูกต้องและรับข้อผิดพลาดของข้อมูล

ปัญหานี้มีผลต่อตัวแปรของฟังก์ชัน MAC ที่มี 1000BASE-X ฟังก์ชัน PCS และ PMA แบบฝัง

ความละเอียด

ปัญหานี้ไม่มีวิธีแก้ไขปัญหา ปัญหานี้ได้รับการแก้ไขในเวอร์ชัน 12.0 ของฟังก์ชัน Triple-Speed Ethernet MegaCore

ผลิตภัณฑ์ที่เกี่ยวข้อง

บทความนี้จะนำไปใช้กับ 2 ผลิตภัณฑ์

Arria® II FPGA
Arria® II GX FPGA

1

เนื้อหาในหน้านี้เป็นการผสมผสานระหว่างการแปลเนื้อหาต้นฉบับภาษาอังกฤษโดยมนุษย์และคอมพิวเตอร์ เนื้อหานี้จัดทำขึ้นเพื่อความสะดวกของคุณและเพื่อเป็นข้อมูลทั่วไปเท่านั้นและไม่ควรอ้างอิงว่าสมบูรณ์หรือถูกต้อง หากมีความขัดแย้งใด ๆ ระหว่างเวอร์ชันภาษาอังกฤษของหน้านี้กับคำแปล เวอร์ชันภาษาอังกฤษจะมีผลเหนือกว่าและควบคุม ดูเวอร์ชันภาษาอังกฤษของหน้านี้