ID บทความ: 000083760 ประเภทข้อมูล: การแก้ไขปัญหา การตรวจสอบครั้งล่าสุด: 25/12/2015

ทําไมข้อมูลเอาต์พุตถึงนาฬิกาผิดขอบนาฬิกา

สิ่งแวดล้อม

    Intel® Quartus® II Subscription Edition
BUILT IN - ARTICLE INTRO SECOND COMPONENT
คำอธิบาย เนื่องจากปัญหาในซอฟต์แวร์ Quartus® II เวอร์ชัน 15.0 และก่อนหน้า คุณอาจเห็นการลงทะเบียนเอาต์พุต IO ถูกตอกบัตรบน Edge ที่ไม่ถูกต้อง
ซึ่งเกิดขึ้นในการออกแบบ Stratix® V ที่มีการใช้การลงทะเบียนเอาต์พุต IO และเอาต์พุต IO เพื่อเปิดใช้งานการลงทะเบียน และทั้งสองจะถูกตอกบัตรบนขอบลบของนาฬิกา คุณจะเห็นข้อมูลถูกตอกบัตรอย่างไม่ถูกต้องบน Edge ที่เพิ่มขึ้น
ความละเอียด

ในการหลีกเลี่ยงปัญหานี้ ให้ใช้การลงทะเบียนคอร์สําหรับการลงทะเบียนเอาต์พุตและเอาต์พุตเปิดใช้งานการลงทะเบียนหรือสัญญาณนาฬิกาบนขอบเพิ่มขึ้นของนาฬิกาที่กลับด้าน

ปัญหานี้ได้รับการกําหนดให้แก้ไขในซอฟต์แวร์ Quartus Prime รุ่นใหม่ในอนาคต


ผลิตภัณฑ์ที่เกี่ยวข้อง

บทความนี้จะนำไปใช้กับ 4 ผลิตภัณฑ์

Stratix® V GT FPGA
Stratix® V GS FPGA
Stratix® V E FPGA
Stratix® V GX FPGA

1

เนื้อหาในหน้านี้เป็นการผสมผสานระหว่างการแปลเนื้อหาต้นฉบับภาษาอังกฤษโดยมนุษย์และคอมพิวเตอร์ เนื้อหานี้จัดทำขึ้นเพื่อความสะดวกของคุณและเพื่อเป็นข้อมูลทั่วไปเท่านั้นและไม่ควรอ้างอิงว่าสมบูรณ์หรือถูกต้อง หากมีความขัดแย้งใด ๆ ระหว่างเวอร์ชันภาษาอังกฤษของหน้านี้กับคำแปล เวอร์ชันภาษาอังกฤษจะมีผลเหนือกว่าและควบคุม ดูเวอร์ชันภาษาอังกฤษของหน้านี้