ID บทความ: 000083707 ประเภทข้อมูล: การแก้ไขปัญหา การตรวจสอบครั้งล่าสุด: 11/09/2012

อะไรคือความแตกต่างระหว่างสัญญาณafi_rdata_enและafi_rdata_en_fullในคอนโทรลเลอร์ DDR2 SDRAM และ DDR3 SDRAM ที่ใช้ UniPHY

สิ่งแวดล้อม

BUILT IN - ARTICLE INTRO SECOND COMPONENT
คำอธิบาย

ความแตกต่างระหว่างafi_rdata_enกับafi_rdata_en_fullคือคุณสามารถใช้afi_rdata_enปิดจังหวะใด ก็ตามที่กลับมาจากหน่วยความจํา แต่คุณต้องยืนยันafi_rdata_en_fullความยาวทั้งหมดของการอ่าน

ตัวอย่างเช่น หากคุณมีหน่วยความจําต่อเนื่อง 8 รอบ ซึ่งต้องใช้เวลา 4 รอบนาฬิกา คุณต้องยืนยันafi_rdata_en_fullสําหรับทั้ง 4 รอบ (เช่น 1111) แต่หากคุณต้องการปิดกั้นคํา 5 และ 6 จาก 8 คําที่จะกลับมา คุณสามารถไปข้างหน้าและทําให้afi_rdata_en 1101 และคุณจะอ่านเฉพาะคํา 1 ย้อนกลับไปเท่านั้น 2, 3, 4, 7 และ 8 เนื่องจาก 5 และ 6 จะถูกปิด

ผลิตภัณฑ์ที่เกี่ยวข้อง

บทความนี้จะนำไปใช้กับ 5 ผลิตภัณฑ์

Stratix® III FPGA
Stratix® IV E FPGA
Stratix® IV GT FPGA
Stratix® IV GX FPGA
Stratix® V GX FPGA

เนื้อหาในหน้านี้เป็นการผสมผสานระหว่างการแปลเนื้อหาต้นฉบับภาษาอังกฤษโดยมนุษย์และคอมพิวเตอร์ เนื้อหานี้จัดทำขึ้นเพื่อความสะดวกของคุณและเพื่อเป็นข้อมูลทั่วไปเท่านั้นและไม่ควรอ้างอิงว่าสมบูรณ์หรือถูกต้อง หากมีความขัดแย้งใด ๆ ระหว่างเวอร์ชันภาษาอังกฤษของหน้านี้กับคำแปล เวอร์ชันภาษาอังกฤษจะมีผลเหนือกว่าและควบคุม ดูเวอร์ชันภาษาอังกฤษของหน้านี้