ID บทความ: 000083664 ประเภทข้อมูล: การแก้ไขปัญหา การตรวจสอบครั้งล่าสุด: 14/04/2014

ไม่รองรับการจําลอง VHDL Postfit สําหรับการออกแบบ Arria V และ Cyclone V ด้วยคอนโทรลเลอร์หน่วยความจําฮาร์ด

สิ่งแวดล้อม

  • Intel® Quartus® II Subscription Edition
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    ปัญหาสำคัญ

    คำอธิบาย

    ปัญหานี้มีผลต่อผลิตภัณฑ์ DDR2, DDR3 และ LPDDR2 โดยใช้ คอนโทรลเลอร์หน่วยความจําฮาร์ด

    ไม่รองรับการจําลองหลังการจําลอง VHDL สําหรับArria V และ Cyclone การออกแบบ V ประกอบด้วยคอนโทรลเลอร์หน่วยความจําฮาร์ด คุณจะได้พบกับ ข้อผิดพลาดอย่างละเอียดของ VHDL เนื่องจากพอร์ตที่ไม่มีการเชื่อมต่อ

    ความละเอียด

    วิธีแก้ไขปัญหาสําหรับปัญหานี้คือการใช้การจําลอง Verilog Postfit

    ปัญหานี้จะไม่ได้รับการแก้ไข

    ผลิตภัณฑ์ที่เกี่ยวข้อง

    บทความนี้จะนำไปใช้กับ 2 ผลิตภัณฑ์

    Arria® V FPGA และ SoC FPGA
    Cyclone® V FPGA และ SoC FPGA

    ต้องการความช่วยเหลือเพิ่มเติมหรือไม่?

    ติดต่อฝ่ายสนับสนุน

    คำประกาศสิทธิ์

    1

    การโพสต์และการใช้เนื้อหาในเว็บไซต์นี้ทั้งหมดอยู่ภายใต้ข้อกำหนดการใช้งานของ Intel.com

    เนื้อหาในหน้านี้เป็นการผสมผสานระหว่างการแปลเนื้อหาต้นฉบับภาษาอังกฤษโดยมนุษย์และคอมพิวเตอร์ เนื้อหานี้จัดทำขึ้นเพื่อความสะดวกของคุณและเพื่อเป็นข้อมูลทั่วไปเท่านั้นและไม่ควรอ้างอิงว่าสมบูรณ์หรือถูกต้อง หากมีความขัดแย้งใด ๆ ระหว่างเวอร์ชันภาษาอังกฤษของหน้านี้กับคำแปล เวอร์ชันภาษาอังกฤษจะมีผลเหนือกว่าและควบคุม ดูเวอร์ชันภาษาอังกฤษของหน้านี้