ปัญหาสำคัญ
คำอธิบาย
ปัญหานี้มีผลต่อผลิตภัณฑ์ DDR2, DDR3 และ LPDDR2 โดยใช้ คอนโทรลเลอร์หน่วยความจําฮาร์ด
ไม่รองรับการจําลองหลังการจําลอง VHDL สําหรับArria V และ Cyclone การออกแบบ V ประกอบด้วยคอนโทรลเลอร์หน่วยความจําฮาร์ด คุณจะได้พบกับ ข้อผิดพลาดอย่างละเอียดของ VHDL เนื่องจากพอร์ตที่ไม่มีการเชื่อมต่อ
ความละเอียด
วิธีแก้ไขปัญหาสําหรับปัญหานี้คือการใช้การจําลอง Verilog Postfit
ปัญหานี้จะไม่ได้รับการแก้ไข