ID บทความ: 000083589 ประเภทข้อมูล: การแก้ไขปัญหา การตรวจสอบครั้งล่าสุด: 16/11/2011

IP Compiler สําหรับ PCI Express อาจเกินความหน่วงของ ACK สูงสุดเมื่อเปิดใช้งาน ASPM L0 ในอุปกรณ์ Stratix IV

สิ่งแวดล้อม

  • Intel® Quartus® II Subscription Edition
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    ปัญหาสำคัญ

    คำอธิบาย

    ACK Latency คือความหน่วงแฝงสูงสุดตั้งแต่การรับคําขอไปจนถึง การรับทราบการส่งข้อมูล เมื่อเปิดใช้งาน ASPM L0s อยู่ ACK ความหน่วงแฝงอาจเกินขีดจํากัดข้อมูลจําเพาะของ PCI Express การละเมิดนี้ สามารถเกิดขึ้นได้เมื่อรับทราบแพ็กเก็ตเลเยอร์ลิงค์ข้อมูลแข่งขันด้วย แพคเก็ตเลเยอร์ธุรกรรม TX สําหรับการเข้าถึงลิงก์ในช่วงระยะเวลาที่สูง การใช้งานลิงค์ TX หากเปิดใช้งาน ASPM L0s อยู่และพาร์ทเนอร์ลิงก์ ต้องการจํานวน FTS สูง ความหน่วงของ ACK อาจสูงเพียงพอ เพื่อกระตุ้นการส่งแพคเก็ตเลเยอร์ธุรกรรม TX ใหม่

    ปัญหานี้มีผลต่อ IP Compiler สําหรับการใช้งาน PCI Express ด้วย ASPM L0s ที่เปิดใช้งานเป้าหมายอุปกรณ์ Stratix IV

    ความละเอียด

    เพื่อหลีกเลี่ยงปัญหานี้ ให้ปิดใช้งาน ASPM L0s ในระบบของคุณ

    ปัญหานี้จะไม่ได้รับการแก้ไขใน IP เวอร์ชันในอนาคต คอมไพเลอร์สําหรับ PCI Express

    ผลิตภัณฑ์ที่เกี่ยวข้อง

    บทความนี้จะนำไปใช้กับ 1 ผลิตภัณฑ์

    Stratix® IV FPGA

    เนื้อหาในหน้านี้เป็นการผสมผสานระหว่างการแปลเนื้อหาต้นฉบับภาษาอังกฤษโดยมนุษย์และคอมพิวเตอร์ เนื้อหานี้จัดทำขึ้นเพื่อความสะดวกของคุณและเพื่อเป็นข้อมูลทั่วไปเท่านั้นและไม่ควรอ้างอิงว่าสมบูรณ์หรือถูกต้อง หากมีความขัดแย้งใด ๆ ระหว่างเวอร์ชันภาษาอังกฤษของหน้านี้กับคำแปล เวอร์ชันภาษาอังกฤษจะมีผลเหนือกว่าและควบคุม ดูเวอร์ชันภาษาอังกฤษของหน้านี้