ID บทความ: 000083575 ประเภทข้อมูล: การแก้ไขปัญหา การตรวจสอบครั้งล่าสุด: 19/05/2015

ทําไมพินจึงถูกรายงานว่าติดอยู่ที่ 1 เมื่อฉันทําการทดสอบ Boundary Scan บนอุปกรณ์ SOC

สิ่งแวดล้อม

BUILT IN - ARTICLE INTRO SECOND COMPONENT
คำอธิบาย

เมื่อดําเนินการทดสอบ Boundary Scan บน Cyclone® V SOC และ Arria® V SOC Hard Processor Systems (HPS) HPS จะต้องถูกรีเซ็ต

ความละเอียด

ข้อกําหนดนี้มีกําหนดให้รวมอยู่ด้วยโดยเริ่มตั้งแต่เวอร์ชัน 15.1 ของ Cyclone® V SOC และคู่มือ Arria® V SOC

ผลิตภัณฑ์ที่เกี่ยวข้อง

บทความนี้จะนำไปใช้กับ 5 ผลิตภัณฑ์

Arria® V ST SoC FPGA
Arria® V SX SoC FPGA
Cyclone® V SE SoC FPGA
Cyclone® V ST SoC FPGA
Cyclone® V SX SoC FPGA

เนื้อหาในหน้านี้เป็นการผสมผสานระหว่างการแปลเนื้อหาต้นฉบับภาษาอังกฤษโดยมนุษย์และคอมพิวเตอร์ เนื้อหานี้จัดทำขึ้นเพื่อความสะดวกของคุณและเพื่อเป็นข้อมูลทั่วไปเท่านั้นและไม่ควรอ้างอิงว่าสมบูรณ์หรือถูกต้อง หากมีความขัดแย้งใด ๆ ระหว่างเวอร์ชันภาษาอังกฤษของหน้านี้กับคำแปล เวอร์ชันภาษาอังกฤษจะมีผลเหนือกว่าและควบคุม ดูเวอร์ชันภาษาอังกฤษของหน้านี้