ID บทความ: 000083573 ประเภทข้อมูล: ข้อความแสดงข้อผิดพลาด การตรวจสอบครั้งล่าสุด: 14/11/2013

คําเตือน (307026): mem_dqs_to_and_from_the_uniphy_ddr3_0พิน DDR3-SDRAM[0] ต้องได้รับการป้อนด้วยOUTPUT_PHASE_ALIGNMENT WYSIWYG ด้วยการเปลี่ยนเฟสองศา 90, 72, 108

สิ่งแวดล้อม

BUILT IN - ARTICLE INTRO SECOND COMPONENT
คำอธิบาย

คุณอาจเห็นคําเตือนที่สําคัญนี้เมื่อเรียกใช้การคอมไพล์เต็มรูปแบบของคอนโทรลเลอร์ที่ใช้ DDR3 UniPHY ด้วยอุปกรณ์ Stratix® III

ความละเอียด การตั้งค่าเฟสสําหรับบล็อกการจัดวางเฟสเอาต์พุตจะถูกปรับเทียบแบบไดนามิกเสมอ ดังนั้นคําเตือนนี้จึงสามารถละเลยได้อย่างปลอดภัย

ผลิตภัณฑ์ที่เกี่ยวข้อง

บทความนี้จะนำไปใช้กับ 1 ผลิตภัณฑ์

Stratix® III FPGA

เนื้อหาในหน้านี้เป็นการผสมผสานระหว่างการแปลเนื้อหาต้นฉบับภาษาอังกฤษโดยมนุษย์และคอมพิวเตอร์ เนื้อหานี้จัดทำขึ้นเพื่อความสะดวกของคุณและเพื่อเป็นข้อมูลทั่วไปเท่านั้นและไม่ควรอ้างอิงว่าสมบูรณ์หรือถูกต้อง หากมีความขัดแย้งใด ๆ ระหว่างเวอร์ชันภาษาอังกฤษของหน้านี้กับคำแปล เวอร์ชันภาษาอังกฤษจะมีผลเหนือกว่าและควบคุม ดูเวอร์ชันภาษาอังกฤษของหน้านี้