ID บทความ: 000083568 ประเภทข้อมูล: การแก้ไขปัญหา การตรวจสอบครั้งล่าสุด: 20/11/2015

การออกแบบแกน IP คอนโทรลเลอร์ SmartVID การกําหนดเป้าหมายArria 10 อุปกรณ์ 10AX115 การกําหนดเวลาที่ล้มเหลว

สิ่งแวดล้อม

  • Intel® Quartus® II Subscription Edition
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    ปัญหาสำคัญ

    คำอธิบาย

    การออกแบบแกน IP คอนโทรลเลอร์ SmartVID กําหนดเป้าหมายArriaอุปกรณ์ 10AX115 สัมผัสกับการละเมิดเวลาสําหรับพาธต่อไปนี้ :

    จาก

    altera_parallel_smartvid_wrapper:i_altera_parallel_smartvid_wrapper|altera_vid_ctl_wrapper:altera_vid_ip|altera_vid_ctl_fuse:fuse_handling|corectl_jtag_reg

    ถึง

    altera_parallel_smartvid_wrapper:i_altera_parallel_smartvid_wrapper|jtag~cs_css/tck_fo_1_core.reg__nff.

    ปัญหานี้อาจทําให้เกิดความล้มเหลวในการกําหนดเวลา

    ปัญหานี้มีผลต่อการออกแบบทั้งหมดโดยใช้แกน IP คอนโทรลเลอร์ SmartVID เวอร์ชั่น 14.1 และ 14.1 Arria 10 Edition

    ความละเอียด

    ตั้งค่าพาธนี้เป็นพาธเท็จ

    ผลิตภัณฑ์ที่เกี่ยวข้อง

    บทความนี้จะนำไปใช้กับ 1 ผลิตภัณฑ์

    Intel® Arria® 10 FPGA และ SoC FPGA

    เนื้อหาในหน้านี้เป็นการผสมผสานระหว่างการแปลเนื้อหาต้นฉบับภาษาอังกฤษโดยมนุษย์และคอมพิวเตอร์ เนื้อหานี้จัดทำขึ้นเพื่อความสะดวกของคุณและเพื่อเป็นข้อมูลทั่วไปเท่านั้นและไม่ควรอ้างอิงว่าสมบูรณ์หรือถูกต้อง หากมีความขัดแย้งใด ๆ ระหว่างเวอร์ชันภาษาอังกฤษของหน้านี้กับคำแปล เวอร์ชันภาษาอังกฤษจะมีผลเหนือกว่าและควบคุม ดูเวอร์ชันภาษาอังกฤษของหน้านี้