คำอธิบาย
เนื่องจากปัญหาในซอฟต์แวร์ Quartus® II เวอร์ชั่น 13.1 และก่อนหน้า คุณลักษณะการสังเคราะห์ Verilog HDL อาจไม่สามารถประมวลผลได้อย่างถูกต้องหากคุณใช้คุณลักษณะสไตล์ pragma
ตัวอย่าง: output dataout /* synthesis altera_attribute="-name VIRTUAL_PIN ON" */;
ความละเอียด
หากต้องการแก้ไขปัญหานี้ ให้ใช้คุณลักษณะสไตล์ Verilog HDL 2001
ตัวอย่าง: (* altera_attribute = ข้อมูลเอาต์พุต "-name VIRTUAL_PIN ON" *)
ปัญหานี้ได้รับการกําหนดเวลาให้แก้ไขในซอฟต์แวร์ Quartus II เวอร์ชันในอนาคต