ID บทความ: 000083507 ประเภทข้อมูล: ข้อมูลผลิตภัณฑ์และเอกสารประกอบ การตรวจสอบครั้งล่าสุด: 10/03/2014

ฉันจะใช้การอัปเดตการกําหนดค่าผ่านโปรโตคอล (CvP) ด้วย Revision Flow ในสภาพแวดล้อมที่ควบคุมโดยแหล่งที่มาได้อย่างไร

สิ่งแวดล้อม

  • IP เอฟพีจีเอ Intel® Arria® V Hard IP สำหับ PCI Express*
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    คำอธิบาย

    หากต้องการใช้ CvP Update พร้อม Revision Flow ในสภาพแวดล้อมที่ควบคุมโดยซอร์สโค้ดกับสมาชิกทีมหลายคน:

    1) สร้างไฟล์เก็บถาวร (QAR) ของการปรับปรุงแก้ไขพื้นฐาน ซึ่งรวมถึงการแก้ไขบุคลิก/<base>.*

    2) เพิ่มที่เก็บถาวรนี้ไปยังฐานข้อมูลการควบคุมเวอร์ชัน

    3) สมาชิกทีมหลายคนสามารถตรวจสอบแท็บการปรับปรุงเก็บถาวรพื้นฐาน Quartus® II Revisions เพื่อสร้างการปรับปรุง CvP ใหม่

    4) เมื่อเช็คเอ้าท์ อย่าคอมไพล์แก้ไขฐานซ้ํา ตัวอย่างเช่น อย่าคลิก Compile All คลิก Compile Design ของรุ่นปรับปรุงการอัปเดต CvP เท่านั้น

    ความละเอียด

    โปรดทราบว่าไฟล์บุคลิกจากรุ่นปรับปรุงพื้นฐาน (root_partition.persona) เป็นสิ่งจําเป็นในการผลิตการแก้ไขคอร์เพิ่มเติมที่เข้ากันได้กับภาพ periphery เดียวกัน ไฟล์ .persona ไม่รองรับเวอร์ชันใน Quartus® II ลูกค้าควรจัดเก็บไฟล์ .personax

    ผลิตภัณฑ์ที่เกี่ยวข้อง

    บทความนี้จะนำไปใช้กับ 13 ผลิตภัณฑ์

    Arria® V GT FPGA
    Cyclone® V SE SoC FPGA
    Cyclone® V SX SoC FPGA
    Cyclone® V GT FPGA
    Stratix® V GX FPGA
    Stratix® V GT FPGA
    Cyclone® V GX FPGA
    Stratix® V GS FPGA
    Arria® V GZ FPGA
    Arria® V SX SoC FPGA
    Cyclone® V ST SoC FPGA
    Arria® V ST SoC FPGA
    Arria® V GX FPGA

    ต้องการความช่วยเหลือเพิ่มเติมหรือไม่?

    ติดต่อฝ่ายสนับสนุน

    คำประกาศสิทธิ์

    1

    การโพสต์และการใช้เนื้อหาในเว็บไซต์นี้ทั้งหมดอยู่ภายใต้ข้อกำหนดการใช้งานของ Intel.com

    เนื้อหาในหน้านี้เป็นการผสมผสานระหว่างการแปลเนื้อหาต้นฉบับภาษาอังกฤษโดยมนุษย์และคอมพิวเตอร์ เนื้อหานี้จัดทำขึ้นเพื่อความสะดวกของคุณและเพื่อเป็นข้อมูลทั่วไปเท่านั้นและไม่ควรอ้างอิงว่าสมบูรณ์หรือถูกต้อง หากมีความขัดแย้งใด ๆ ระหว่างเวอร์ชันภาษาอังกฤษของหน้านี้กับคำแปล เวอร์ชันภาษาอังกฤษจะมีผลเหนือกว่าและควบคุม ดูเวอร์ชันภาษาอังกฤษของหน้านี้