ID บทความ: 000083503 ประเภทข้อมูล: การแก้ไขปัญหา การตรวจสอบครั้งล่าสุด: 15/04/2013

ทําไมส่วนประกอบ Qsys จึงถูกลบในระหว่างการสังเคราะห์หรือล้มเหลวในการจําลอง

สิ่งแวดล้อม

  • Intel® Quartus® II Subscription Edition
  • การจำลองแบบ
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    คำอธิบาย

    เนื่องจากปัญหาในซอฟต์แวร์ Quaruts® II เวอร์ชั่น 11.1 SP2 และก่อนหน้า ส่วนประกอบในการออกแบบ Qsys ของคุณอาจเชื่อมต่อและลบออกอย่างไม่ถูกต้องในระหว่างการสังเคราะห์ หากมีอินเทอร์เฟซ Slave มากกว่า 63 อินเทอร์เฟซเชื่อมต่อกับอินเทอร์เฟซหลักเดียว การจําลอง RTL ที่มีรหัสที่สร้างขึ้นโดย Qsys อาจล้มเหลวเช่นกัน เนื่องจากทรานแซคชันไม่ถึงส่วนประกอบ

    ความละเอียด

    เพื่อแก้ไขปัญหานี้ ลดจํานวนอินเทอร์เฟซ Slave ที่เชื่อมต่อโดยตรงกับต้นแบบ คุณสามารถใช้บริดจ์เพื่อจัดกลุ่มส่วนประกอบบางส่วนด้วยอินเทอร์เฟซ Slave และเชื่อมต่อบริดจ์เข้ากับอินเทอร์เฟซหลัก

    ปัญหานี้ได้รับการแก้ไขเริ่มต้นด้วยซอฟต์แวร์ Quartus II เวอร์ชัน 12.0

    ผลิตภัณฑ์ที่เกี่ยวข้อง

    บทความนี้จะนำไปใช้กับ 1 ผลิตภัณฑ์

    อุปกรณ์ที่ตั้งโปรแกรมได้ Intel®

    เนื้อหาในหน้านี้เป็นการผสมผสานระหว่างการแปลเนื้อหาต้นฉบับภาษาอังกฤษโดยมนุษย์และคอมพิวเตอร์ เนื้อหานี้จัดทำขึ้นเพื่อความสะดวกของคุณและเพื่อเป็นข้อมูลทั่วไปเท่านั้นและไม่ควรอ้างอิงว่าสมบูรณ์หรือถูกต้อง หากมีความขัดแย้งใด ๆ ระหว่างเวอร์ชันภาษาอังกฤษของหน้านี้กับคำแปล เวอร์ชันภาษาอังกฤษจะมีผลเหนือกว่าและควบคุม ดูเวอร์ชันภาษาอังกฤษของหน้านี้