วงจรเฟส-ชิฟต์ DQS ใช้ DLL เพื่อควบคุมความล่าช้าของสัญญาณนาฬิกาที่พิน DQS/CQ/CQn/QK# กําหนด
ในทางกลับกัน DLL ใช้การอ้างอิงความถี่ในการสร้างสัญญาณควบคุมสําหรับโซ่ความล่าช้าในพิน DQS/CQ/CQn/QK# แต่ละตัวเพื่อชดเชยรูปแบบของกระบวนการ แรงดันไฟฟ้า และอุณหภูมิ (PVT)
ยังสามารถใช้วงจรเฟสชิฟท์ DQS เพื่อให้แน่ใจว่ามีการเปลี่ยนเฟสอย่างมีประสิทธิภาพสําหรับอินเทอร์เฟซหน่วยความจําที่ทํางานบนความถี่ที่ต่ํากว่าความถี่อินพุต 200MHz DLL ต่ําสุด
ปฏิบัติตามคําแนะนําเหล่านี้:
1) สําหรับความถี่อินเตอร์เฟซระหว่าง 100MHz - 199MHz ความถี่ของการป้อนนาฬิกาควรเพิ่มขึ้นสองเท่าเพื่อให้ได้การเปลี่ยนเฟสที่มีประสิทธิภาพที่ 45°
2) ควรคูณความถี่อินเตอร์เฟซระหว่าง 50MHz - 99MHz ความถี่ของการป้อนนาฬิกาด้วย DLL ควรคูณสี่ตัวเพื่อให้ได้ Phase-Shift ที่ 22.5° ที่มีประสิทธิภาพ
เพื่อเพิ่มประสิทธิภาพของ Phase-Shift ให้สูงสุด อีกวิธีหนึ่งคือการใช้ความถี่ที่ใกล้เคียงที่สุดเหนือความถี่อินพุต DLL ต่ําสุดเพื่อขับเคลื่อน DLL
คุณจะเห็นผลลัพธ์ต่อไปนี้:
1) สําหรับความถี่อินเตอร์เฟซระหว่าง 100MHz - 199MHz คุณจะได้รับเฟสที่เปลี่ยนไปใกล้ 90° หรือสูงกว่า 45°
2) สําหรับความถี่อินเตอร์เฟซระหว่าง 50MHz - 99MHz คุณจะได้รับเฟสชิฟต์ที่ใกล้เคียงกับ 45° หรือสูงกว่า 22.5°
เพื่อวัตถุประสงค์ด้านการวิเคราะห์เวลา จะต้องตั้งค่าพารามิเตอร์DQS_PHASE_SHIFTใน IP ALTDQ_DQS2เป็นค่า Phase-Shift ที่แท้จริง
ตัวอย่างเช่น หากพารามิเตอร์ของ ALTDQ_DQS2 IP DQS_PHASE_SETTING = 2 (การตั้งค่าเริ่มต้น 90° ) ความถี่หน่วยความจําอินเทอร์เฟซคือ 178MHz และ DLL กําลังทํางานที่ 205MHz จากนั้น 90 องศาของ 205MHz (1.22ns) จะแปลเป็น 78.14degree ที่ 178MHz จริงๆ
แล้วตั้งค่า DQS_PHASE_SHIFT = 7814 และตรวจสอบหมายเลขใน TimeQuest
เพิ่มการบ้านต่อไปนี้ในไฟล์ .qsf:
เปิดUSE_DLL_FREQUENCY_FOR_DQS_DELAY_CHAINชื่อset_global_assignment
ซึ่งสามารถใช้ได้เมื่อกําหนดเป้าหมายArria® V หรือ Cyclone® V ในซอฟต์แวร์ Quartus® II เวอร์ชั่น 13.0SP1 DP5 หรือใหม่กว่า และเมื่อกําหนดเป้าหมายStratix V หรือ Arria V GZ ใน Quartus II เวอร์ชั่น 13.1 หรือใหม่กว่า
หากไม่มีการบ้านระดับโลกในไฟล์ .qsf การวิเคราะห์เวลาจะไม่แม่นยํา
