ID บทความ: 000083426 ประเภทข้อมูล: ข้อความแสดงข้อผิดพลาด การตรวจสอบครั้งล่าสุด: 16/11/2015

ข้อผิดพลาด:xxx: ค่าปัจจุบัน "" (2970) สําหรับพารามิเตอร์ "ความถี่เอาต์พุต PLL" (output_clock_frequency) ไม่ถูกต้อง ค่าที่ถูกต้องได้คือ: "" (3000.0:12500.0) กฎ: output_clock_frequency

สิ่งแวดล้อม

BUILT IN - ARTICLE INTRO SECOND COMPONENT
คำอธิบาย

คุณอาจเห็นข้อผิดพลาดนี้เมื่อใช้โปรโตคอล SDI Datarate ที่ 2970 Mbps เมื่อใช้ Arria® 10 Transceiver CMU PLL IP ใน Quartus® Prime Standard Edition เวอร์ชัน 15.1

ความละเอียด ปัญหานี้จะได้รับการแก้ไขในซอฟต์แวร์ Quartus Prime Standard Edition เวอร์ชันในอนาคต

ผลิตภัณฑ์ที่เกี่ยวข้อง

บทความนี้จะนำไปใช้กับ 3 ผลิตภัณฑ์

Intel® Arria® 10 GT FPGA
Intel® Arria® 10 GX FPGA
Intel® Arria® 10 SX SoC FPGA

เนื้อหาในหน้านี้เป็นการผสมผสานระหว่างการแปลเนื้อหาต้นฉบับภาษาอังกฤษโดยมนุษย์และคอมพิวเตอร์ เนื้อหานี้จัดทำขึ้นเพื่อความสะดวกของคุณและเพื่อเป็นข้อมูลทั่วไปเท่านั้นและไม่ควรอ้างอิงว่าสมบูรณ์หรือถูกต้อง หากมีความขัดแย้งใด ๆ ระหว่างเวอร์ชันภาษาอังกฤษของหน้านี้กับคำแปล เวอร์ชันภาษาอังกฤษจะมีผลเหนือกว่าและควบคุม ดูเวอร์ชันภาษาอังกฤษของหน้านี้