ID บทความ: 000083364 ประเภทข้อมูล: การแก้ไขปัญหา การตรวจสอบครั้งล่าสุด: 21/08/2013

AN 625: แนวทางการออกแบบอุปกรณ์ V Stratix®: ปัญหาที่ทราบ

สิ่งแวดล้อม

BUILT IN - ARTICLE INTRO SECOND COMPONENT
คำอธิบาย

ปัญหา145244: เวอร์ชั่น 1.0

แนวทางที่ 53 สําหรับnIO_PULLUPไม่ถูกต้อง  ไม่รองรับตัวเลือกในการปิดใช้งานตัวต้านทานการดึงขึ้นภายในบนอุปกรณ์ Stratix V  พิน nIO_PULLUP ต้องเชื่อมต่อกับ GND

ปัญหา145253: เวอร์ชั่น 1.0

แนวทางที่ 32 สําหรับการตั้งค่าเวลาเปิดเครื่องใหม่ (POR) ไม่ถูกต้อง  โดยระบุว่าการจัดลําดับพลังงานไม่ใช่ข้อกําหนด  ซึ่งไม่ถูกต้อง - โปรดดู การจัดการพลังงานในอุปกรณ์ Stratix V (PDF) สําหรับข้อมูลเกี่ยวกับข้อกําหนดการจัดลําดับพลังงาน

ผลิตภัณฑ์ที่เกี่ยวข้อง

บทความนี้จะนำไปใช้กับ 4 ผลิตภัณฑ์

Stratix® V GX FPGA
Stratix® V GT FPGA
Stratix® V GS FPGA
Stratix® V E FPGA

เนื้อหาในหน้านี้เป็นการผสมผสานระหว่างการแปลเนื้อหาต้นฉบับภาษาอังกฤษโดยมนุษย์และคอมพิวเตอร์ เนื้อหานี้จัดทำขึ้นเพื่อความสะดวกของคุณและเพื่อเป็นข้อมูลทั่วไปเท่านั้นและไม่ควรอ้างอิงว่าสมบูรณ์หรือถูกต้อง หากมีความขัดแย้งใด ๆ ระหว่างเวอร์ชันภาษาอังกฤษของหน้านี้กับคำแปล เวอร์ชันภาษาอังกฤษจะมีผลเหนือกว่าและควบคุม ดูเวอร์ชันภาษาอังกฤษของหน้านี้