ID บทความ: 000083329 ประเภทข้อมูล: การแก้ไขปัญหา การตรวจสอบครั้งล่าสุด: 07/01/2019

ทําไมฉันจึงเห็นอีเธอร์เน็ต 100G ความหน่วงแฝงต่ําIntel® Stratix®ตัวสร้างแพคเก็ตตัวอย่างการออกแบบ IP FPGA 10 ตัวสร้างแพคเก็ตความยาวเพิ่มเติม >1518

สิ่งแวดล้อม

  • Intel® Quartus® Prime Pro Edition
  • IP เอฟพีจีเอ Intel® สำหรับ Arria® 10 และ Stratix® V Ethernet 100G ความหน่วงแฝงต่ำ
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    คำอธิบาย

    เนื่องจากข้อบกพร่องในอีเธอร์เน็ต 100G ความหน่วงแฝงต่ําIntel® Stratix® 10 FPGA IP Core Design โหมดคงที่และโหมดที่เพิ่มขึ้น คุณอาจเห็นตัวสร้างแพคเก็ตส่งแพ็คเก็ตความยาวเพิ่มเติม> 1518 ในส่วน Ethernet Link Inspector tool TX และ RX Statistics ใน Statistics Counters Tab (1519 - Max Byte Frames จะถูกเพิ่มด้วย 1)

    ปัญหานี้จะไม่ส่งผลกระทบต่อการรับส่งข้อมูลอีเธอร์เน็ต 100G ที่แท้จริง

    ตัวอย่างเช่น เมื่อช่วงแพ็กเก็ตถูกตั้งค่าระหว่าง 0x40 ถึง 0x42 ด้วยแพ็กเก็ตทั้งหมด = 10 คุณจะเห็นแพ็กเก็ตเพิ่มเติมที่ถูกส่งซึ่งจะเพิ่มจํานวน Max Bytes Frames ขึ้นเป็น 1

    ความละเอียด

    ปัญหานี้ได้รับการกําหนดเวลาให้แก้ไขในซอฟต์แวร์ Intel® Quartus® Prime ในอนาคต

    ผลิตภัณฑ์ที่เกี่ยวข้อง

    บทความนี้จะนำไปใช้กับ 5 ผลิตภัณฑ์

    Intel® Stratix® 10 FPGA และ SoC FPGA
    Intel® Stratix® 10 GX FPGA
    Intel® Stratix® 10 SX SoC FPGA
    Intel® Stratix® 10 MX FPGA
    Intel® Stratix® 10 TX FPGA

    เนื้อหาในหน้านี้เป็นการผสมผสานระหว่างการแปลเนื้อหาต้นฉบับภาษาอังกฤษโดยมนุษย์และคอมพิวเตอร์ เนื้อหานี้จัดทำขึ้นเพื่อความสะดวกของคุณและเพื่อเป็นข้อมูลทั่วไปเท่านั้นและไม่ควรอ้างอิงว่าสมบูรณ์หรือถูกต้อง หากมีความขัดแย้งใด ๆ ระหว่างเวอร์ชันภาษาอังกฤษของหน้านี้กับคำแปล เวอร์ชันภาษาอังกฤษจะมีผลเหนือกว่าและควบคุม ดูเวอร์ชันภาษาอังกฤษของหน้านี้