ID บทความ: 000083328 ประเภทข้อมูล: การแก้ไขปัญหา การตรวจสอบครั้งล่าสุด: 14/08/2018

ทําไมการเชื่อมต่อ Retrain ด้วย Perform Equalization bit ถูกตั้งค่าเป็น 1 ทําให้พอร์ตรูท Intel® Arria® Gen3 PCIe* 10 ลงสู่ความเร็ว Gen1

สิ่งแวดล้อม

  • Intel® Quartus® Prime Pro Edition
  • Intel® Arria® 10 Cyclone® 10 Hard IP สำหรับ PCI Express*
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    ปัญหาสำคัญ

    คำอธิบาย

    การฝึกฝนการเชื่อมต่อพอร์ตรูท Intel® Arria® 10 Gen3 PCIe* ด้วย Perform Equalization bit (Link Control 3 register 0x304 bit[0]) และบิตลิงก์แบบ Retrain (Link Control และ Status register 0x90 bit[5]) ตั้งค่าเป็น 1 อาจทําให้ลิงก์ Gen3 เข้าสู่ความเร็ว Gen3 ถึง Gen1 ซึ่งแตกต่างจากบิตลิงก์ Retrain บิตการปรับแต่งประสิทธิภาพจะไม่ได้รับการล้างโดยอัตโนมัติหลังจากตั้งค่าไปที่ 1 ทําให้ LTSSM เข้าสู่สถานะการปรับแต่งความเท่าเทียมกันและการหมดเวลาอย่างต่อเนื่อง

    ความละเอียด

    ในการแก้ไขปัญหานี้ ให้ล้างบิตการทําให้เท่ากันระหว่างขั้นตอนที่ 3 (ltssmstate: 0x1E) ก่อนที่จะหมดเวลา (24ms) ปัญหานี้จะไม่ได้รับการแก้ไขในซอฟต์แวร์ Intel® Quartus® Prime ในอนาคต

    ผลิตภัณฑ์ที่เกี่ยวข้อง

    บทความนี้จะนำไปใช้กับ 4 ผลิตภัณฑ์

    Intel® Arria® 10 FPGA และ SoC FPGA
    Intel® Arria® 10 GX FPGA
    Intel® Arria® 10 GT FPGA
    Intel® Arria® 10 SX SoC FPGA

    เนื้อหาในหน้านี้เป็นการผสมผสานระหว่างการแปลเนื้อหาต้นฉบับภาษาอังกฤษโดยมนุษย์และคอมพิวเตอร์ เนื้อหานี้จัดทำขึ้นเพื่อความสะดวกของคุณและเพื่อเป็นข้อมูลทั่วไปเท่านั้นและไม่ควรอ้างอิงว่าสมบูรณ์หรือถูกต้อง หากมีความขัดแย้งใด ๆ ระหว่างเวอร์ชันภาษาอังกฤษของหน้านี้กับคำแปล เวอร์ชันภาษาอังกฤษจะมีผลเหนือกว่าและควบคุม ดูเวอร์ชันภาษาอังกฤษของหน้านี้