ID บทความ: 000083325 ประเภทข้อมูล: การแก้ไขปัญหา การตรวจสอบครั้งล่าสุด: 27/03/2018

ทําไม IP PHY Multi-Rate Ethernet Arria® 10 ในโหมด USXGMII Auto-Negotiation การจําลองล้มเหลว

สิ่งแวดล้อม

    IP เอฟพีจีเอ Intel® Ethernet 10G MAC
    IP เอฟพีจีเอ Intel® Ethernet 10G MAC ความหน่วงแฝงต่ำ
    IP เอฟพีจีเอ Intel® 1G 2.5G 5G 10G Multi-rate Ethernet PHY
BUILT IN - ARTICLE INTRO SECOND COMPONENT
คำอธิบาย

ค่าเริ่มต้นของ USXGMII_LINK_TIMER IP PhY Multi-Rate Ethernet Arria® 10 ที่ 0x412 รีจิสเตอร์ 0x412 0x7c000 ค่าเริ่มต้นการรีเซ็ตนี้จะตั้งค่าตัวจับเวลาการเชื่อมต่อเป็น 1.6ms ซึ่งยาวเกินไปในการจําลอง

ความละเอียด

เมื่อต้องการแก้ไขปัญหานี้ ให้ตั้งค่า usxgmii_link_timer บิต[19:14]=0x01 ที่ ที่อยู่ 0x412 เร่งความเร็วของกระบวนการเจรจาอัตโนมัติสําหรับการจําลอง การเปลี่ยนแปลงนี้จะตั้งค่า usxgmii_link_timer เป็นค่าตัวจับเวลาการเชื่อมต่อที่เร็วที่สุดเท่าที่เป็นไปได้ในรีจิสเตอร์นี้ เช่น 0.05ms

ผลิตภัณฑ์ที่เกี่ยวข้อง

บทความนี้จะนำไปใช้กับ 1 ผลิตภัณฑ์

Intel® Arria® 10 FPGA และ SoC FPGA

1

เนื้อหาในหน้านี้เป็นการผสมผสานระหว่างการแปลเนื้อหาต้นฉบับภาษาอังกฤษโดยมนุษย์และคอมพิวเตอร์ เนื้อหานี้จัดทำขึ้นเพื่อความสะดวกของคุณและเพื่อเป็นข้อมูลทั่วไปเท่านั้นและไม่ควรอ้างอิงว่าสมบูรณ์หรือถูกต้อง หากมีความขัดแย้งใด ๆ ระหว่างเวอร์ชันภาษาอังกฤษของหน้านี้กับคำแปล เวอร์ชันภาษาอังกฤษจะมีผลเหนือกว่าและควบคุม ดูเวอร์ชันภาษาอังกฤษของหน้านี้